Устройство для определения законов распределения вероятностей

72) Авторы изобретеии риков и А.В,Маркел 71 Заявите ой гидрофизический институт А ТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЗАКОНОВ РАСПРЕДЕЛЕНИЯ ВЕРОЯТНОСТЕЙ для вычислеия вероятсчетную схеки, схемыреключательа 13.стройства- речисленных быста. тем зал Изобретение относится к вычислй тельной технике и предназначено для использования в специализированных вычислительных машинах.,Известно устройство ния законов распределен ностей, содержащее пере му, ключи, линии задерж совпадения, триггер, пе установки уровня анализ Недостаток данного у сложность коммутации пеНаиболее близким техническим решением к предложенному является цифровой вычислитель законов распределения вероятностей, содержа щий буферное запоминающее устройство, сЧетчик зон, дешифраторы,про" межуточное устройство, сумматор, схему управления .нахождением функции плотности распределения вероятнос" тей и схему управления нахождением функции распределения вероятностей 2управляющий триггер, задающий генератор импульсов первключатель, логические схемы с 21.Однако наличие в схеие цифровоговычислителя двух запоминающих устройств, схем управления нахождениемвышеуказанных функций существенно увличивает аппаратурный объем и усложняет устройство.Цель изобретения " повышениеродействия и упрощение устройствПоставленная цель достигаетсячто в устройство для определенияконов распределения вероятностей, 13содержащее первый элемент И, блокпамяти, состоящий из элементов И, бферного регистра и цепочки, последовательно соединенных счетчиков, выход последнего из которых соединенсо сдвиговым входом буферного регистра и информационным входом первогосчетчика цепочки, другие информационные входы счетчиков цепочки соеди.иены с выходами соответствующих эле.40 3 92276 ментов И блока памяти, приемный регистр, вход которого является первым информационным входом устройсвта, а выход через дешифратор соединен с информационными входами элементов И блока памяти, элемент ИЛИ, первый вход которого подключен к выходу счетчика зон и является первым выходом устройства, а второй вход элемента ИЛИ соединен с управ ляющими входами запоминающего регистра, с входом начальной установ-. ки счетчиков цепочки счетчиков блока памяти, счетчика зон, счетчика чисел, единичным входом управляющеГО триггера 5 и является входом "Пуск" устройства, нулевой вход управляющего триггера соединен с управляющим входом буферного регистра блока памяти, с выхоом сЧетчика чисел, информационный вход которого соединен с управляющим входом второго элемента И, выход которого соединен с управляющими входами элементов И блока памяти, нулевой выход управляющего триггера соединен с первым входом третьего элемента И, второй вход которого подключен к генератору тактовых импульсов, а выход третьего элемента И подключен к сдзиговому входу счетчиков цепочки счетчиков блока памяти и к инФормационному входу счетчика зон, при этом информационный вход запоминающего регистра является вторым информационным входом устройства,35 введены вероятностный двоичный элемент и накапливающий сумматор, выход которого является вторым выхо-ф дом устройства, первый вход соединен с выходом буферкого регистра блока памяти и является третьим выходом устройства, выход запоминающего регистра соединен с первый входом вероятностного двоичного элемента, второй вход подключен к выходу пер45 вого элемента И, первый вход которого соединен с единичным выходом устройства, выход вероятностно двоичного элемента соединен с информационным входом второго элемента И.На фиг, 1 приведена функциональ 50 ная схема устройства; на Фиг,2 - схема блока памяти.Схема содержит управляющий триггер 1, элемент 2 И, счетчик 3 чисел, вероятностный двоичныи элементЧ 55 4, запоминающий регистр 5, элемент б И, блок 7 памяти, приемный регистр 8, дешиФратор 9, элемент 10 И, гене 5 4ратор 11 тактовых импульсов, счет" чик 12 зон элемент 13 ИЛИ, накапливающий сумматор 14, элемент 15 И, цепочка 16 счетчиков, буферный регистр 17.Устройство работает следующим образом.Подачей сигнала "Пуск" в исходное "0" состояние устанавливается управляющий триггер 1, счетчик 3 чисел, счетчик 12 зон, счетчики 16 блока 7 памяти, накапливающий сумматор 14, а на запоминающий регистр 5 заносится число 1 Р , где х - заданное количество чисел входного ряда, Эта величинами записанная в двоичном коде и сдвинутая на К разрядов до первой значащей цифры в старшем разряде, является вероятностью накопления чисел входного ряда в блоке 7 памяти, при этом управляющий триггер дает потенциал разрешения на элемент И 2, На и- -разрядный приемный регистр 8 заносится число входного ряда, сопровождающееся импульсом записи, который через открытый элемент И 2 поступает на управляющий вход вероятностного двоичного элемента, одновременно с этим на счетчике 3 чисел фиксируется поступление пеРвого цисла входного ряда. Датчик равномерно распределенных случайных чисел, входящий в вероятностный двоичный элемент, выдает код, который на цифровой схеме сравнениясравнивается с числом 4/У, записанном на запоминающем регистре 5. Если выработанный код ( /у, то с выхода вероятностного двоичного элемента сигнал через открытый элемент Иб по-ступает в блок 7 памяти на входы элементов И 15, и число входного ряда через дешифратор 9 заносится на соответствующий счетцик 16 блока памяти. Если же выработанный код /х, то устройство будет ожидать поступления следующего числа входного ряда, Как только последнее число заданного входного ряда занесется в блок памяти, счетчик чисел выработает импульс, который на буферном регистре 17 блока памяти зафиксирует запятую на К разрядов вправо от старшего разряда, т.е. практически осуществляя деление на 2 и перебрасываетКуправляющий триггер, в н 1 состояние. Импульсы с генератора 11 тактовых импульсов через открытый элемент И 10 поступают на сдвиговые входы счетчиков 1 б и вся информация из блока592276 памяти параллельно через буферный регистр выдается для отображения функ" ции плотности распределения вероятностей т(х и через накапливающий сумматор 11 для отображения функции распределения вероятностей Г(х), Одновременно с этим тактовые импульсы поступают на счетчик 12 зон, который фиксирует число сдвигов в блоке памяти и при достижении их числа щ 10 обнуляет через элемент ИЛИ 13 накапливающий сумматор, выдает на регистратор импульс внешней синхрониза" ции, при этом счетчик зон обнуляется. При поступлении нового сигнала "Пуск" 1 з процесс вычисления вероятностных характеристик повторяется:;Технико-экономический эффект изобретения заключатеся в том, что за счет исключения времени, необходимого 2 в на проведение операций деления,увеличивается быстродействие, а за счет использования одного блока памяти уменьшается аппаратурный обьем,. формула изобретения Устройство для определения законов распределения вероятностей; со" Зр держащее первый элемент И, блок па". мяти, состоящий из элементов И, буФерного регистра и цепочки, последовательно соединенйых счетчиков выход последнего из которых соединен со сдвиговым входом буферного регистра и информационным входом первого счетчика цепочки, другие информационные входы счетчиков цепочки соединены с выходами соответствующих элементов И блока памяти, приемный регистр, вход которого является первым инор мационным входом устройства, а выход через дешифратор соединен с информационными входами элементов И блока памяти, элемент ИЛИ, первый вход которого подключен к выходу счетчика зон и является первым выхо. дом устройства а второй вход зле" мента ИЛИ соединен с управляющими входами запоминающего регистра, с входом начальной установки счетчи" 5 6ков цепочки счетчиков блока памяти,счетчика зон, счетчика чисел, единичным входом управляющего триггера и является входом "Пуск" устройства, нулевой вход управляющеготриггера соединен с управляющимвходом буферного регистра блокапамяти, с выходом счетчика чисел,информационный вход которого соединен с управляющим входом второгоэлемента И, выход которого соединен с управляющими. входами элементов И блока памяти, нулевой выходуправляющего триггера соединен спервым входом третьего элемента И,второй вход которого подключен кгенератору тактовых импульсов, авыход третьего элемента И подключен .к сдвиговому входу счетчиков цепочкисчетчиков блока памяти и к информационному входу счетчика зон, приэтом информационный вход запоминающего регистра является вторыминформационным входом устройства,о т л и ч а ю щ е е с я тем, что,с целью повышения быстродействияиупрощения устройства, оно содержит вероятностный двоичный элементи накапливающий сумматор, выход которого является вторым выходомустройства, первый вход соединенс выходом буФерного регистра блокапамяти и является третьим выходом .устройства, выход запоминающегорегистра соединен с первым входомвероятностного двоичного элемента,второй вход которого подключен квыходу первого элемента И, первыйвход которого соединен с единичнымвыходом управляющего триггера, а, второй вход является третьим информационным входом устройства, выходвероятностного двоичного элементасоединен с информационным входомвторого элемента И,,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРУ 185119, кл, 6 06 Г 1 У 36, 196 Ь.2. Авторское свидетельство СССРИ 369575, кл. 6 06 Г 1 У 36, 1971.прототип).922765 Фв Составитель Э.СечТехред И.Гайду ушненко рректор М.де Редакт Тираж 732П рственного комитета СС м изобретений и открыт а, Ж, Раущская наб. Заказ 25 В 3/65 ВНИИПИ Госуд по дел 113035 Моск