Линейный интерполятор

Союз СоввтсникСоцнаинстнчвскннРвспубиин ОЛЕСКОМУ СВИДЕТЕЛЬ 1) Дополнительно вт. саид-ву(23) П риорнте СССР ав делан изабувтенвЯ н втнрытиЯ(72) Авторы изобретенн Журавин, О,М.Ковалева, М,А,М енинградский ордена Ленина электротехнический институт им.В .И,ульянова (Ленина) итель ИНЫЙ ИНТЕРПОЛЯТОР, Изобретение относится к информационно-измерительной технике и может быть использовано там, где необ-.ходимо восстановление сигнала, например в телеметрии, системах связии управления.Известенфинтерполятор, представляющий собой цифроаналоговый преобразователь, на вход которого поступает код очередного отсчета, т.е. ис"пользуется нулевая интерполяция 13.Такое устройство имеет очень низкуюзффектинвость, так как частота дискретизации сигнала должна быть очень.большой,Наиболее близким к предлагаемомуявляется линейный интерполятор, содержащий первый второй и третий запоминающие блоки, первый и второйинтеграторы, сумматор, ключ, управ-ляемый резистор и источники синхроимпульсов и опорного сигнала, причемпервый запоминающий блок, сумматор,ключ, второй запоминающий блок и управляемыи резистор включены последовательно, выход источника синхроимпульсов соединены со входами управления первого и третьего запоминающих блоков, ключа и интеграторов, выход источника опорного сигнала через последовательно соединенные первый интегратор и третий запоминающий блок подсоединен к управляющему входу резистора, вход устройства соединен со входом первого запоминающего блока, другим входом сумматора и входом установки начальных условий второго интегратора, выход которого соединен с выходом интерполятора 21 а Недостаток известного интерполятора состоит в низкой помехоустойчивости, поскольку в нем осуществляется восстановление аналогового сигнала без коррекции сбоев, которыми могут . быть искажены входные отсчеты,Цель изобретения - повышение по. мехоустойчивости интерполятора.25 30 35 40 45 образом,. 50 55 Указанная цель достигается тем, то в линейный интерполятор, содержащий последовательно соединенные первый запоминающий блок, сумматор, ключ, второй запоминающий блок и первый интегратор, вход задания начальных условий которого подключен к информационному входу линейного интерполятора, соединенному с другим входом сумматора и первым информационным входом первого запоминающего блока, второй интегратор, информационный вход которого подключен к выходу источника опорного сигнала, а выход - к информационному входу третьего запоминающего блока, выход которого соединен со входом управления постоянной времени интегрирования первого интегратора, выходом црдключенного ко второму информационному входу первого запоминающего блока, и источник синхросигнала, введены блок разности, схема сравнения, элемент И, блок деления, квадратор и блок умножения, первый вход которого соединен со входом заданиячуставки линейного интерполятора, второй вход через квадратор подключен к выходу блока деления, а выход связан с первым входом схемы сравнения, второй вход которой соединен с выходом блока разности, включенного между входом и выходом линейного интерполятора, первый выход схемы сравнения через элемент И другой вход которого соединен .с источником синхросигнала, подключен к управляющему входу ключа, входу сброса второго интегратора, входам разреиения записи третьего и первого запоминающих блоков и входу сброса первого интегратора, вход разрешения интегрирования которого и входы запрета записи первого и второго запоминающих блоков соединены со вторым выходом схемы сравнения, а входы блока деления подключены к выходу второго интегратора и выходу третьего запоминающего блока.В предлагаемом интерполяторе осуществляется сравнение поступившего вновь отсчета с экстраполированным значением сигнала (выход интегратора), и если их разность больше уровня обнаружения сбоев (на выходе блока умножения), то данный отсчет отбрасывается. Интерполяция при отбраковке отсчета осуществляется с углом наклона, пропорциональным напряжению на 1 ыходе второго запоминающего устройства, запоминаемом на предыдущемтакте.На чертеже приведена блок-схемапредлагаемого интерполятора,Линейный интерполятор содержитпоследовательно соединенные первыйзапоминающий блок 1, сумматор 2,ключ 3, второй запоминающий блок4, управляемый резистор 5 и интегратор 6, выход которого соединен свыходом интерполятора, вторым входомзапоминающего блокаи входом блока7 разности, другой вход которогосоединен со входом интерполятора,входом запоминающего блока 1, вторымвходом сумматора 2 и вторым входоминтегратора 6, а выход блока 7 разности соединен со схемой 8 сравнения,первый выход которой соединен с однимиз выходов элемента И 9, другой входкоторого соединен с выходом источникаО синхросигнала, второй выход схемы 8 сравнения подключен ко входам запрета записи запоминающих блоков 1 и 4 и входу сброса интегратора 6, а второй вход схемы 8 сравнения соединен с выходом блока 11 умножения, один вход которого соединен со входом задания уставки.Выход источника 12 опорного сигнала через последовательно соединенные второй интегратор 13 и третий запоминающий блок 14 подключен к управляющему входу управляемого резистора 5,являющемуся входом управления постоянной времени интегрирования перво-го интегратора и через последовательно соединенные блок 15 деления и квадратор 16 подключенному ко второмувходу блока 11 умножения. Выход элемента И 9 соединен с управляющим входом ключа 3, входами разрешения записи запоминающих блоков 1 и 4 и входамисброса интеграторов 6 и 13, причемвыход последнего подключен ко второмувходу блока 15 деления.Интерполятор работает следующим Дискретные значения входного сигнала Х (Ц , следующие в общем слу-чае неравномерно, поступают на входызапоминающего блока 1, интегратора6 и блока 7 разности. В блоке 7 разности из очередного отсчета вычитается выходное напряжение интерполятора(Ц . Разность Ь Х = Х 1 - Х (В в схеме 8 сравнения сравнивается с допустимым значением ьХ (уровеньФклонение сигнала от линии прямой) ча времч дт; равно величинеЬТ 1с ( Т ), гдеу:-ийтщ,ес,) - максимальйое отклонение сигнала на интервале аппроксимации ЬТ поед от линии. Учитывая, что для адаптивной линейной экстраполяции Е =Ед - постоянная величина уставки, запишем окончательно выражение для уровня обнаруживаемых сбоев Как величину бд 1 ч)с дтЬтпед Смещение на единицу необходимо для того, стобы не забраковать правильный отсчет после сбоя, в результате которого происходит потеря отсчета например нарушение синхронизации или адресные сбои в адресных систеяа.Если интерполятор используется в циклических системах, когда потери отсчетов отсутствуют, то блок 15 деле" ния должен реализовывать функцию деления . без добавления единицы,дтбтлрмВеличина дТ; вырабатывается в интеграторе 13, а величинаТ снимается с выхода запоминающего блока 14, Операция возведения в квадрат производится в квадраторе 16. После перемножения в блоке 11 умножения величины- е 1 С на величину уесает;йыпретавки Е 4 получаемый уровень обнаруживаемых сбоев поступает на вход схемы 8 сравнения, Величина уставки Ед может быть заранее не известной (при циклической дискретизации, например) . В этом случае на первый вход блока 11 умножения следует подать напряжение, соответствующее максимальной погрешности линейной экстрополяции телемет- ., рируемого сигнала на основе априорной информации о величине М 5 886014обнаружения сбоев 1, и если ЬХ;д(дто сигнал логической единицы йоступает на элемент И 9, импульсом отисточника синхросигналов 1 О открывается ключ 3 и напряжение, соответствующее разности пришедшего и предыдущего отсчетов сигнала, запоминаетсяв запоминающем блоке 4. Кроме того,синхроимпульс сбрасывает интегратор13, который после сброса интегригует Фпостоянное опорное напряжение источника 12 до прихода следующего синхроимпульса.Одновременно со сбросом интегратора 13 этим же синхроимпульсом произ- фводится запись выходного напряженияинтегратора 13, пропорциональногодлительности интервала аппроксимацииАТ пав , в запоминающий блок 14,где оно хранится до прихода следующе- ЗФ,го синхроимпульса, с выхода запоминающего блока 14 на управляющий входрезистора 5 поступает напряжение,пропорциональное времени между двумяпоследними отсчетами, т.е. постоянная 2интегрирования интегратора 6 изменяется пропорционально времени междуотсчетами. Формула изобретения После того, как в запоминающем блоке 4 запомнена разность пришедшего ЗФ и предыдущего отсчетов, происходит запись пришедшего отсчета в запоминаю.щий блок 1. Одновременно в интеграторе 6 происходит установка пришедшего иэтсчета 1 установка начальных условий). Таким образом, восстановление сигнала осуществляется по двум соседним отсчетам.Если же д ) ах, то сигнал логической единицы формируется на втором Ф выходе схемы 8 сравнения. При этом в запоминающий блок 4 не записывается напряжение с выхода сумматора, а ос-. тается напряжение, запомненное ранее, и это напряжение задает угол наклона линейной экстраполяции. В запоминающий блок 1 вместо поступившего отсчета записывается экстраполированное значение Х 1 ц выхода интегратора 6.1Таким образом, при обнаружении сбоя экстраполяция восстанавливаемого сиг 5 Ф нала осуществляется с помощью предсказанного сигнала Яф. (1)Уровень обнаруживаемых сбоев вырабатывается из предположения о том 1, что вторая производная телеметрируемого сигнала на соседних интервалах линейной аппроксимации изменяется незначительно, тогда максимальное отТаким образом, в предлагаемом интерполяторе происходит коррекция сбоев, в том числе и многократных. Выигрыш по точности по сравнению с известным устройством составляет десятки раз, так как в известном интерполяторе максимальная погрешность может быть любой, вплоть до 1007 шкалы, тогда как в предлагаемом устройстве уровень максимальной погрешности от сбоев ограничен величиной дХ Линейный интерполятор, содержащий последовательно соединенные первый запоминающий блок, сумматор, ключе.8860148входом схемы сравнения, второй входкоторой соединен с выходом бло.ка разности, включенного междувходом и выходом линейного интерз полятора, первый выход схемы сравнения через элемент И, другой входкоторого соединен с источником сикх"росигнала, подключен к управляющемувходу ключа, входу сброса второго инЮ тегратора, входам разрешения записитретьего и первого запоминающих блоков и входу сброса первого интегратора, вход разрешения интегрированиякоторого и входы запрета записи пер"5 вого и второго запоминающих блоковсоединены со вторым выходом схемысравнения, а входы блока деления подключены к выходу второго интегратораи выходу третьего запоминающего блока.рр Источники информации,принятые во внимание при экспертизе1, "Приборы и системы управления",.1972, В 11, с,9-11. 7второй запоминающий блок и первыйинтегратор, вход задания начальныхусловий которого подключен к информа"ционному входу линейного интерполятора, соединенному с другим входомсумматора и первым информационнымвходом первого запоминающего блока,второй интегратор, информационныйвход которого подключен к выходу источника опорного сигнала, а выходк инФормационному входу третьегозапоминающего блока, выход которогосоединен со входом управления постояннои времени интегрирования первогоинтегратора, выходом подключенного ко,второму информационному входу первого запоминающего блока, и источниксинхросигнала, о т л и ч а ю щ и й -с я тем, что, с целью повышения помехоустойчивости,в него введены блокразности, схема сравнения, элемент, И,блок деления, квадратор и блок умножения, первый вход которого сое. динен со входом задания уставки линейного интерполятора, второй вход через квадратор подключен к выходу блока деления, а выход связан с первым И 2. Авторское свидетельство СССРУ 596969, кл, Я 06 7/30, 1978 (прототип,886014 Составитель С.БелаРедактор И,Михеева Техрец М, Надь орректор И,Пож е П 1 "атент", г. Ужгород, ул, Проектная, 4 и;шЗаказ 0560/18 Тираж /4 ИПИПИ Государст но делам иэобр 1 3035, Москва, Подписноенного комитета СССРтений и открытий