Цифровой функциональный преобразователь

СОЮЗ СОВЕТСНИХСОЦИДЛИСТИЧЕСНИХРЕСПУБЛИК 119) 01) 06 ОПИС ИЕ ИЭО ЕТЕН ИЬА . хл СВИДЕТЕЛЬСТВ АВТОРСК тельство ССС00, 1972.льство СССР/34, 1979. 2. Преобра личающи анализа знака содержит три и. 1, о тем, что блок ватель с разности аргументо лемента НЕ и элеме ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ 21) 2868148/18 - 2422) 07,01.8046) 23.06.84 Бюл. И72) В,Г.Липский53) 681.3 (088.8)56) 1. Авторское сви473195, кл. С 06 Р2. Авторское свиде684552, кл. С 06 Г(54)(57) 1. ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙПРЕОБРАЗОВАТЕЛЬ, содержащий генератор импульсов, три блока перезаписи,регистр, дешифратор, управляемыйделитель частоты, реверсивный счетчик, блок формирования начальногокода, вычитающий блок, вычитающийсчетчик, дешифратор нуля, триггери элемент И, причем управляющийвход и информационные входы первогоблока перезаписи соединены соответственно с управляющим входом и информационными входами преобразователя, выходы первого блока перезаписи через регистр и дешифраторсоединены с входами управляемогоделителя частоты, первый выход которого соединен с управляющими входами второго и третьего блоков перезаписи, выходы которых соединены со-.ответственно с входами реверсивногои вычитающего счетчиков, управляющийвход вычитающего счетчика соединенс вторым выходом управляемого делителя частоты, управляющий вход которого соединен с первым входомустановки преобразователя, а тактовый вход - с выходом элемента И исчетным входом реверсивного счетчика, входы элемента И соединены соответственно с выходами генератораимпульсов и триггера, первый и второй входы которого соединены соответственно с входом запуска преобразователя и выходом дешифраторануля, выходы которого соединены с выходами вычитающего счетчика, входывторого блока перезаписи соединеныс первой группой выходов блока формированияначального кода втораягруппа выходов которого подключенак первой группе входов вычитающегоблока, выходы которого соединены свходами третьего блока перезаписи,входы блока формирования начальногокода и вторая группа входов вычитающего блока соединены с входами дешифратора и регистра соответственно,вход установки регистра соединенс вторым установочным входом преобразователя и входом установки в"0" реверсивного счетчика, выходы ко.торого являются выходами преобразователя, отличающийся тем,что, с целью повышения быстродействия, в него введен блок анализа знака разности аргументов, первый и второй выходы которого соединены соответственно с выходом знакового разряда вычитающего блока и третьимвыходом управляемого делителя частоты, первый и второй выходы блокаанализа знака разности аргументовподключены соответственно к входамсложения и вычитания реверсивногосчетчика.1099317 2 И-ИЛИ-КЕ, причем первый вход блокаанализа знака разности аргументовсоединен с первым входом элемента2 И-ИЛИ-НЕ и через первый элемент НЕс вторым входом элемента 2 И-ИЛИ-НЕ,второй вход блока анализа знакасоединен с третьим входом элемента Изобретение относится к вычислительной технике.Известен функциональный преобразователь, содержащий два блока памя.ти, генератор импульсов, дополнительный генератор импульсов, двагенератора ступенчатого напряжения,блок выделения временного интервала,матрицу совпадений и многозвенныйпотенциальный элемент 11 .Однако такое устройство сложно,обладает низким быстродействием ине может воспроизводить участки сотрицательной первой производной.Наиболее близким по техническойсущности к предлагаемому являетсяфункциональный преобразователь,содержащий регистр, блоки перезаписи,дешифратор, блок формирования начального кода, вычитающий счетчик,реверсивный счетчик, блок анализакода на нуль, триггер, элемент И,генератор импульсов, вычитающийблок управляемый делитель частоты,причем первый и второй выходы управляемого делителя частоты соединены соответственно с входами "Сложение" и "Вычитание" реверсивногосчетчика 121 .Недостатком данного преобразова- ЗОтеля является его низкое быстродействие. Цель изобретения - повышение быстродействия устройства.Поставленная цель достигается тем,35 что в цифровой функциональный преобразователь, содержащий генератор импульсов, три блока перезаписи, ,регистр, дешифратор, управляемый делитель частоты,реверсивный счетчик, блок формирования начального кода, вычитающий блок вычитающий счетчик, дешифратор нуля, триггер и элемент И,2 И-ИЛИ-НЕ и через второй элемент НЕ -с четвертым входом элемента 2 И-ИЛИ-НЕвыход которого соединен через третий элемент НЕ с первым выходом блока,второй выход которого соединенс выходом элемента 2 И-ИЛИНЕ. причем управляющий вход и информационные входы первого блока перезаписи соединены соответственно с управляющим входом и информационными входами преобразователя, выходы первогоблока перезаписи через регистр и дешифратор соединены с входами управляемого делителя частоты, первый выходкоторого соединен с управляющими входами второго и третьего блоков перезаписи, выходы которых соединены соответственно. с входами реверсивного ивычитающего счетчиков, управляющийвход вычитающего счетчика соединенс вторым выходом управляемого делителя частоты, управляющий вход которого соединен с первым входом установкийреобразователя, а тактовый входс выходом элемента И и счетным входомреверсивного счетчика, входы элемента И соединены соответственно с выходами генератора импульсов и триггера,первый и второй входы которого соединены соответственно с входом запускапреобразователя и выходом дешифраторануля, входы которого соединены с выходами вычитающего счетчика, входывторого блока перезаписи соединеныс первой группой выходов блока формирования начального кода, втораягруппа выходов которого подключенак первой группе входов вычитающегоблока, выходы которого соединены свходами третьего блока перезаписи,входы блока формирования начальногокода и вторая группа входов вычитающего блока соединены с выходами дешифратора и регистра соответственно,вход установки регистра соединен свторым установочным входом преобразователя и входом установки в "О"реверсивного счетчика, выходы которого являются выходами преобразова099317 25 ЗО 35 40 45 50 55 теля, дополнительно введен блок анализа знака разности аргументов, пер.вый и второй входы которого соединены соответственно с выходом зна-.кового разряда вычитающего блока.итретьим выходом управляемого дели -теля частоты, первый и второй вьиодыблока анализа знака разности аргументов подключены соответственно квходам сложения и вычитания реверсивного счетчика,Блок анализа знака разности аргументов содержит три элемента НЕ иэлемент 2 И-ИЛИ-НЕ, причем первыйвход блока анализа знака разностиаргументов соединен с первым входомэлемента 2 И-ИЛИ-НЕ, и через первыйэлемент НЕ - с вторым входом элемента 2 И-ИЛИ-НЕ, второй вход блокаанализа знака соединен с третьимвходом элемента 2 И-ИЛИ-НЕ и черезвторой элемент НЕ - с четвертымвходом элемента 2 И-ИЛИ-НЕ, выходкоторого соединен через третийэлемент НЕ с первым выходом блока,второй выход которого соединен с выходом элемента 2 И-ИЛИ-НЕ.На чертеже представлена блок-схема преобразователя,Преобразователь содержит блок 1перезаписи, регистр 2, дешифратор 3,управляемый делитель 4 частоты, вычитающий блок 5, блок 6 формированияначального кода, вычитающий счетчик 7, блок 8 перезаписи, реверсивный счетчик 9, блок 10 перезаписи,дешифратор 11 нуля, триггер 12,элемент 13 И, генератор 14 импульсови блок 15 анализа знака разностиаргументов.Блоки 1, 10, 8 перезаписи представляют собой группы двухвходовыхэлементов И, первые входы которыхслужат входами блоков перезаписи,а вторые соединены между собой ислужат управляющим входом, Выходамиблоков перезаписи являются выходыэтих элементов,Дешифратор 3 представляет собойкомбинационную логическую схему,которая определяет заданный коэффициент деления делителя 4 частотыв зависимости от кода аргумента Н,соответствующего определенномуучастку воспроизводимой кусочнолинейной функции. Эта схема вьщаетсигнал, например, в виде логической единицы, на некотором выходе 4при коде равном или большем определенного кода аргумента, а при коде меньшем чем это значение кода аргумента - сигнал логического нуля. Структура схемы определяется структурой разбиения функции на участки линейной зависимости.Делитель 4 частоты представляет собой двоичный счетчик с запоминающими и логическими элементами для установки заданного коэффициента деления .с поступлением импульса установки и определения знака наклона участка линейности.Вычитающий блок 5 представляет собой двоичный сумматор с логическими элементами для формирования абсолютного значения разности аргументов.Блок 6 формирования начального кода может быть комбинационной логической схемой или постоянным запоминающим устройством. Входным узлом преобразователяявляется регистр 2, в который через блок 1 перезаписи записываетсякод аргумента И,Цикл преобразования начинается сприходом импульса установки исходногосостояния, который устанавливает регистр 2 и счетчик 9 в исходное нуле -вое состояние. С интервалом времени,который определяется переходнымипроцессами в регистре 2, на блок 1 перезаписи поступает управляющий импульс, который записывает в регистр 2 код аргумента И, С регистра 2 код аргумента поступает на вычитающий блок 5 и дешифратор 3. С выхода дешифратора 3 сигналы поступают на делитель 4 частоты и блок 6 формирования начального кода, который, в своюочередь, вьщает значения начальныхкодов аргумента и функции, соответствующих определенному участку линейности воспроизводимой кусочно-линейной функции. С выхода блока 6 формирования начального кода начальный код поступает на блок 1 О перезаписи и вычитающий блок 5, который вычитает из заданного значения аргумента в регистре 2 начальное значение аргумента соответствующего участка. Абсолютное значение результата вычитания К с вычитающего блока 5 поступает на блок 8 перезаписи.По управляющему сигналу для управляемого делителя 4 устанавлйвает= 1 Т ) 45 ся соответствующий коэффициент деле ния. Проходя через управляемый делитель 4 частоты на его второй выход, этот сигнал осуществляет занесение начального значения функции через блок 10 перезаписи в реверсивный счетчик 9 и занесение кода К через блок 8 перезаписи в вычитающий счетчик 7.Блок 15 анализа знака разности аргументов по полученному знаку величины К из. вычитающего блока 5 и по сигналу с делителя 4 частоты, соответствующему знаку угла наклона участка, устанавливает для реверсивного счетчика 9 или режим "Сложения" или режим "Вычитания". Причем если знак разности К "Плюс" и знак угла наклона участка "Плюс", то для счетчика устанавливается режим ,"Сложения". Если же знак К "Плюс", а знак угла наклона "Минус", то для реверсивного счетчика 9 устанавливается 25 режим "Вычитания". Для случая, когана ,знак К "Минус", а знак угла наклона принимает значения "Плюс" и "Минус" блок 15 анализа знака разности аргументов устанавливает соответственно режимы "Вычитаний" и "Сложения". При поступлении импульса запуска на триггер 12, он устанавливается в единичное состояние. Через эле- З 5 мент И 13 на входы управляемого делителя 4 частоты и реверсивного счетчика 9 начинают поступать импульсы с периодом Тб генератора 14 импульсов,40 На выходе управляемого делителя 4 частоты возникает последовательность импульсов с периодом. где К; - коэффициент для делениячастоты для соответствующего-гоучастка. Эти импульсы поступают навход вычитающего счетчика 7. Когдавычитающий счетчик 7, под действиемимпульсов делителя частоты, обнуляет.ся, на выходе дешифратора 11 нулявозникает сигнал, устанавливающийтриггер 12 в исходное состояние. Приэтом прекращается поступление черезэлемент И 13 импульсов с генератора14 импульсов на вход управляемого делителя 4 частоты и реверсивного счетчика 9. В реверсивном счетчике 9 регистрируется код, который явля-, ,ется функцией аргумента И, т.е, Н=Р(111)Устройство-прототип при выборе начальных значений аргумента и функции, как координат точки, лежащей на середине участка линейности, правильно работать не может, поскольку в этом случае для определения значений функций в различных точках заданного участка необходимы режимы и "Сложения" и "Вычитания" импульсов в реверсивном счетчике, а устройство обеспечивает для всех точек участка лишь один, определенный по знаку угла наклона участка, режим работы. Это приводит к тому, что в точках, лежащих справа от точки определяющей начальные значения, функция вычисляется верно, а в точках которые лежат слева - неверно.Необходим анализ взаимного расположения точки, в которой вычисляется значение функции и точки в которой задаются начальные значения. Результатом этого анализа должен являться правильно установленный режим работы реверсивного счетчика, Очевидно, что расположение точек можно анализировать по знаку разности К их аргументов.Если К ) О, точка, в которой определяется значение функции, лежит справа, если КО - то слева.Максимальное время Т необхоеасоф димое для определения значения функции на том же участке предлагаемым устройством, равно где М,и Н 1, +1 - значения аргу. мента в начальных точках х-го и (д+1) -го отрезков.Для прототипа С=Т(И, д+1-Я,Я).Таким образом, быстродействие предлагаемого устройства в 2 раза выше, чем устройства-прототипа, Это делает возможным снизить требования к быстродействию элементной базы и, как следствие, снизить требования к линиям связи и монтажу, что ведет к удешевлению и упрощению устройства при его практической реализации.1099317 едак Подписноого комитета СССР аказ 4373/40ВИИ Тираж 69 ИПИ Государствен о делам изобрет Москва, Ж, ний и открытийРаушская наб., д. 4 13 ППП "Патент", г. Ужгород, ул . Проектна и Составитель А.Зорин