Процессор ввода-вывода

13 м Ф . ",".Ъ -бМ1 н,лжсе+ь еАНИ Союз Севетскик Социалистических Республик(22) Заявлено 100179 (21) 2750299/18-24 с присоединением заявки Иф Государственный комитет СССР по делам изобретений н открытий(23)Приоритет Опубликовано 23,0181,бюллетень ЙВ 3 Дата опубликования описания 30. 01. 81(54) ПРОЦЕССОР ВВОДА-ВЫВОДА Изобретение относится к вычислительной технике и может быть использовано при создании вычислительных систем повышенной надежности.Известен процессор ввода-вывода содержащий блок связи с оперативной памятью, блок микропрограммного управления, арифметико-логическое устройство, соединеные между собой входами и выходами процессора, системой информационных, адресных и управляющих шин 1 .Недостатком устройства является уменьшение производительности центрального процессора, так как прн об-. служивании операций ввода-вывода процессор не обрабатывает команд.Наиболее близким по технической сущности к предлагаемому является процессор ввода-вывода, содержащий блок управления приоритетом микропрограмм, запросный вход которого соединен с выходами каналовввода- вывода, управляющий вход - с первым управляющим выходом регистра состояния процессора, первый и второй управляющие выходы в (с первым входом блока формирования адреса микропрограммы и входом блока формирования адреса микропрограммы и информационным входом регистра состояния про.цессора соответственно, информационный выход регистра состояния процессора подключен к первому инфорф мационному входу процессора н информационным входам первого и второго блоков обработки информации, управляющие входы которых соединены с первой группой управляющих выхо- О дов блока микропрограммного управления, а выходы подключены ко входу блока. связи и первому информационному выходу процессора, а также к первому информационному входу блока само контроля соответственно, первый выход блока связи подключен к информационным входам первого и второго блоков обработки информации и к первому информационному входу процес сора, второй выход - ко второму информационному выходу процессора, третий выход - ко второму информационному входу блока самоконтроля, третий информационный вход которого сое динен с выходом первого блока обработки информации, четвертый информационный вход - с первым выходом блока связи, пятый информационный вход - с первым адресным выходом бло ка микропрограммного управления, вто 798782Процессор содержит блок 1 связи, первый и второй блоки 2, 3 обработки информации, блок 4 микропрограммного управления, блок 5 управления приоритетом микропрограмм, регистр 6 состояния процессора, регистр 7 тестовых воздействий, регистр 8 имитации ошибки, первый 9 и второй 10 регистры адреса и регистр 11 микро- команды, блок 12 формирования адреса микропрограммы, блок 13 самоконтроля, каналы 14 ввода-вывода, первый 15 и второй 16 элементы И, элемент ИЛИ 17, блок 18 дешифрации результатов контроля, блок 19 памяти, блок 20 формирования адреса микрокоманды,бО рой адресный выход которого соединенс адресными входами первого и второго блоков обработки информации, информационные входы каналов вводавывода подключены к выходу первогоблока обработки, второй информационный вход процессора соединен с запросным входом блока управления приоритетом микропрограмм, а выход блока формирования адреса микропрограммы связан со входом блока микропрограммного управления 12,Недостатком процессора является.снижение его надежности из-за ограниченного уровня самопроверки.Цель изобретения - повышение надежности процессора ввода-вывода. 15Указанная цель достигается тем,что процессор содержит регистр тестовых воздействий, регистр имитацииошибки, первый и второй элементы И,элемент ИЛИ и блок дешифрации ре Озультатов контроля, первый информационный вход которого соединен с выходом блока самоконтроля, второй итретий информационные входы - с первым управляющим выходом блока микропрограммного управления и первымиуправляющими входами регистра тестовых воздействий и регистра имитации ошибки, первый управляющий выход - с запросным входом блока управления приоритетом микропрограмм ЗОи вторым входом блока формированияадреса микропрограммы, второй управляющий выход - с управляющими входами каналов ввода-вывода, второйинформационный вход - с выходом регистра тестовых воздействий и выходом первого элемента И, а через элемент ИЛИ - с первым входом первого элемент И, второй управляющий выход регистРа состояния процессора чеРез второй элемент И соединен со вторымвходом первого элемента И и вторымуправляющим входом регистра имитацииошибки, информационный вход которого подключен к первому информационному выходу процессора, а выход - куправляющему входу блока самоконтроля.На чертеже представлена схемаустройства,50 первый 21 и второй 22 информационныевходы процессора, шина 23 запроса,первый 24 и второй 25 информационные выходы процессора. входная информационная шина 26 процессора, первыйуправляющий выход 27 блока микропропрограммного управления, шина 28 задания последовательности тестовыхвоздействий.Процессор ввода-вывода предназначен для подключения к оперативнойпамяти внешних устройств и управления передачей данных между ними.Операция ввода-вывода в процессоре ввода-вывода осуществляется подуправлением текущих управляющих словканала, которые составляют канальнуюпрограмму. Каждое управляющее словоканала содержит всю необходимую информацию для операции ввода-вывода,а именно: код операции, адрес данных,счетчик количества передаваемых данных и т. д, Канальная программа хранится в оперативной памяти, текущееуправляющее слово хранится частичнов блоках 2 и 3, частично непосредственно в канале 14,По мере необходимости процессор ввода-вывода извлекает очередное управляющее слово канала и загружает его в блоки 2 и 3 и в канал 14. Первое управляющее слово канала извлекается из оперативной памяти по специальной команде, которая поступает в процессор ввода-вывода через вход 21, Сигнал запроса на выполнение команды процессора поступает в блок 5 с шины 23, которая соединена с входом 22, Блок 5 в каждом машинном такте ана лизирует запросы на приостановку и, если в данный момент выполняется менее приоритетная микропрограмма, чем имеется, запрос на шине 25 формирует сигнал приостановки, который через блок 12 поступает в блок 4. Выполнение текущей микропрограммы приостанавливается, адрес следующей микрокоманды (приостановленной микропрограммы) заносится в регистр 10, а в регистр 9 заносится адрес начала микропрограммы обслуживания команды центрального процессора. Микропрограмма обслуживания команды процессора анализирует состояние адресуемого канала, извлекает из оперативной памяти управляющее слово канала и загружает его в канал 14 в память блока через вход 26 процессора ввода-вывода, блоки 2 и 3, выход 24.Адресуемое внешнее устройство (на рисунке не показано) подключается к каналу и на нем запускается операция ввода-вывода. После запуска операции ввода-вывода центральный процессор отключается от процессора ввода-вывода и, начиная с этого момента, операция ввода-вывода и работа центрального процессора осуществляется параллельно.В последней микрокоманде микропрограммы обслуживания команды центрального процессора произвоцится переход к приостановленной микропрограмме процессора ввода-вывода, для чего содержимое регистра 10 заносится в регистр 9.При необходимости каналу 14 принять передать) данные, он устанавливает сигнал запроса, который через шину 23 поступает в блок 5 и, если в данный момент времени не выполняется более приоритетной микропрограммы и нет более приоритетного запроса, производится переключение на микропрограмму обслуживания запроса аналогично тому, как описано выше.При одновременном поступлении сигналов запросов на приостановку приоритет их выполнения следующий: передача данных канала. обслуживание канала, обслуживание команды центрального процессора.Если же в данный момент времени нет запросов на приостановку, то процессор ввода-вывода находится в состоянии ожидания. Так как в процессе выполнения одной приостановки может появиться более приоритетный запрос на приостановку и адрес ранее приостановленной микропрограммы может быть утерян, то в первой же микрокоманде микропрограммы, обслу-. живающей запрос, содержимое регистра 10 записывается в память блоков 2, 3. В конце выполнения микропрограммы приостановки содержимое регистра 10 восстанавливается из этой памяти.При выполнении микропрограммы процессора ввода-вывода по содержимомурегистра 9 адреса из блока 29 считывается микрокоманда в регистр 11. Микрокоманда содержит два типа полей - операционные поля и адресные поля. Операционные поля управляют работой операционных блоков процессора ввода-вывода. Адресные поля служат для формирования адреса следующей микрокоманды.В процессе выполнения операции ввода-вывода процессор ввода-вывода осуществляет сквозной контроль работы всех блоков. Для этой цели служит блок 13. Причем, осуществляется контроль работы микропрограммного устройства, блока 2, трактов передачи и оперативной памяти. Однако в случае отказа схемы контроля может оказаться, что процессор ввода-вывода не обнаружит ошибки или зафиксирует ложный отказ.Поэтому процессор ввода-вывода содержит элементы 15, 17 и регистры 7, 8 для задания тестовых воздействий и блок 18, которые работают в режиме ожидания. Если процессор ввода-вывода находится в ожидании (т. е. не выполняются микропрограммные приоста новки), то триггер и регистр 6 сбрасываются и элемент И 16 формируетсигнал ожидания, поступающий в регистр 7. Последний формирует сигналы запроса (шина 23) на выполнениетеста, поступающего в блоки 5 и 12,а затем в блок 4. Запускается микропрограмма проверки работоспособностисхем контроля, блока 4 и блоков 2и 3, т. е. тех блоков, которые в данный момент не учавствуют в операцииввода-вывода, Если в процессе тестирования оборудования пришел запросна приостановку от каналов 14 или отцентрального процессора, то выполнение микропрограммы приостанавливается и выполняется микропрограмма обслуживания причины приостановки. Если же при тестировании обнаруженынеисправности в работе схем контроля или оборудования центральногопроцессора, то по сигналу с выхода27 или с выхода регистра 8 сообщается блоку 18. В дальнейшем вид неисправности указывается каналом вводавывода на выходе блока 18,Элементы 15, 17 и регистры 7 и 8служат для задания тестовых воздействи , которое осуществляется следующим образом.,В момент включения питания процессора или при загрузке операционнойсистемы блок 4 вырабатывает сигналгашения, который через выход 27 устанавливает в исходное состояниевсе блоки процессора ввода-вывода.По этому сигналу происходит установка регистра 7 и сброс регистра 8.Когда процессор ввода-вывода войдетв режим ожидания по сигналу элемента 16, выход регистра 7 через элементы 17 и 15 поступит на шины 23,28 и в блок 18. Таким образом, производится переход из ожидания к микропрограмме проверки микропрограммного блока 4. При выполнении этоймикропрограммы последовательно читается управляющая память, начинаяс нулевого адреса, и блок 13 проверяет содержимое управляющей памяти,В случае успешнсй проверки поокончании микропрограммы устанавливается регистр 7. При выполненииэтого теста производится проверкаработоспособности блоков " и 3,При неуспешной проверке блока 4или блоков 2 и 3 блок 18 формируетсигнал, поступающий в каналы 14. Вдальнейшем при выполнении прерывания по ввод-выводу сообщается операционной системе о наличии предупреждающей ошибки,60 65 5 О 15 20 25 ЗО 35 40 Я 5 50 55 Микропрограмма проверки схем контроля выполняется при установленном регистре 7, который служит для имитации ошибки.После обслуживания запросов каналов или центрального процессора производится возврат к прерванной микропрограмме проверки процессора вводавывода.Такое конструктивное выполнениеустройства позволит увеличить надежность процессора ввода-вывода засчет расширения самоконтроля,Формула изобретенияПроцессор ввода-вывода, содержащий блок управления приоритетом микропрограммы, запросный вход которого соединен с выходами каналовввода-вывода, управляющий вход - спервым управляющим выходом регистрасостояния процессора, первый и второй управляющие выходы - с первымвходом блока формирования адресамикропрограммы и информационным входом регистра состояния процессорасоответственно, информационный выходрегистра состояния процессора подключен к первому информационному входупроцессора и информационным входампервого и второго блоков обработкиинформации, управляющие входы которых соединены с первой группой управляющих выходов блока микропрограммного управления, а выходы подключены ко входу блока связи и первомуинформационному выходу процессора,а также к первому информационномувходу блока самоконтроля соответственно, первый выход блока связи подключен к информационным входам пер-,вого и второго блоков обработки информации, и к первому информационному входу процессора, второй выход -ко второму информационному выходу "процессора, третий вчход - ко второму информационному входу блока"амоконтроля, третий информационный вход которого соединен с выходойпервого блока обработки информации,четвертый информационный вход - спервым выходом блока связи, пятыйинформационный вход - с первым адресным выходом блока микропрограммного управления, второй адресновыход которого соединен с адреснымивходами первого и второго блоков обработки информации, информационны:входы каналов ввода-вывода подключены к выходу первого блока отработки, второй информационный вход процессора соединен с запросным входомблока управления приоритетом микропрограмм, а выход блока формирования адреса микропрограммы связан совходом блока микропрограммного управления, о т л и ч а ю щ и й с ятем, что, с целью повышения надеж ности процессора. он содержит регистр тестовых воздействий, регистримитации ошибки, первый и второйэлементы И, элемент ИЛИ и блок дешифрации результатов контроля, первый15 информационный вход которого соединен с выходом блока самоконтроля,второй и третий информационные входы -с первым управляющим выходом блокамикропрограммного управления и перщ выми управляющими входами регистратестовых воздействий и регистра имитации ошибки, первый управляющий выход - с запросным входом блока управления приоритетом микропрогравелыи вторым входом блока формированияадреса микропрограммы, второй управляющий выход - с управляющими входами каналов ввода-вывода, второй информационный вход - с выходом регистра тестовых воздействий и выходомЗО первого элемента .И, а через элементИЛИ - с первым входом первого элемента И, второй управляющий выходрегистра состояния процессора черезвторой элемент И соединен со вторым35 входом первого элемента И и вторымуправляющим входом регистра имитацииошибки, информационный вход которогоподключен к первому информационномувыходу процессора , а выход - к управляющему входу блока самоконтроля.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 525956, кл. С Об Г 3/04, 1977.2. Патент США 9 3453600, кл. 340 ф 172.5, опублик. 1975 (прототип).798782 Составитель И,АлексеРедактор Т.Кугрьнаева Техред М.Коштура орректор М.ихарош аз 10 Подпи 4/ иал ППП "Патент , г. Ужгород, ул.Проектная,1 64 Тираж 756 ВНИИПИ Государствейного компо делам изобретений и о 113035, Москва, Ж, Раушс тета СССРкрытийая наб.,