Устройство динамического преобразования адресов

Союз Советских Социалистических Республик(51)М. Кл. 6 06 Г 9/36 Государственный комитет СССР по делам изобретений и открытий(54) УСТРОЙСТВО ДЛЯ ДИНАМИЧЕСКОГО ПРЕОБРАЗОВАНИЯ АДРЕСОВ Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ и вычислительной системе с виртуальной памятью для динамического преобразования,виртуальных (математических), адресов в физические.Известно устройство для динамического преобразования адресов в системах с виртуальной организацией памяти 11 . Наиболее близким техническим ре,шением к изобретению является устройство,содержащее регистр математи- ческого адреса, разряды которого, отражающие номер сегмента и страницы, соединены через первую вентильную группу с первыми входами схем сравнения, вторые входы которых соединены адресными полями регистров ассоциативной памяти, разряды номера слова регистра математического адреса соединены через вторую вентильную группу с соответствующими разрядами регистра Физического адреса, старшие разряды которого через схему ИЛИ сое динены с выходами рабочих полей регистров ассоциативной памяти через третью вейтильную группу и с выходом 2информационного регистра оперативнойпамяти через четвертую вентильнуюгруппу, входы рабочих полей регистровассоциативной памяти соединены черезпятую вентильную группу с выходоминформационного регистра оперативнойпамяти, управляющие поля регистровассоциативной памяти (разряды занятости и использования регистров)соединены с матрицей быстрой переадресации, выходы которой соединеныс управляющими входами вентильныхгрупп записью в регистры ассоциативной памяти и входами установки ре гистров в нулевое состояние, управляющие входы первой - пятой вентиль-.ных групп математического и Физического адресов схем сравнения и матрицы переадресации соединены с груп пой выходов блока местного управле"ния, входы которого соединены сцентральным устройством управленияЭВМ, выходами схем сравнения, а выход с входом центрального устройства 25 управления 2,Погрешностью эТих устройств является увеличение цикла выборки необходимого слова информации из оперативной памяти (ОП) за счет допол .нительных затрат времени на преобравование математического адреса в Физический.Целью изобретения является повышение быстродействия устройства.Достигается это тем, что .в устройство для динамического.преобразования адресов, содержащее регистр математического адреса, вход которого является первым входом устройства, выходы номера сегмента и страницы регнстра математического адреса соединены с входом первого блока элементов И,вход которого соединен с первым информационным входом блока сравнения, второй информационный вход которого соединен с адресным выходом блока ассоциативной памяти, выход номера слова регистра математического адреса соединен с входом второго блока элементов И, выход которого соединен с входом младших разрядов регистра физического адреса, вход старших разрядов которого соединен с выходом элемента ИЛИ, выход регистра физического адреса является первым выходом устройства, первый вход элемента ИЛИ соединен с выходом третьего блока элементов И, а второй вход - с выходом четвертого блока элементов И, вход третьего блока элементов И соединен с информационным выходом блока ассоциативной памяти, информационный вход которого соединен с выходом пятого блока элементов И, вход которого соединен с вторым входом устройства и с входом четвертого блока элементов И, управляющий вход и выход блока ассоциативной памяти соединены соответственно с выходом и входом блока переадресации, первый выход блока местного управления соединен с управляющими входами с первого по пятый блоков элементов И, блока сравнения и блока переадресации, второй вход блока местного управления соединен с выходом блока сравнения, третий вход блока местного управления является третьим входом устройства, а второй выход - вторым выходом устройства, введены регистр адреса предыдущей математической страницы, регистр адреса предыдущей Физической страницы, дополнительная схема сравнения, шестой и седьмой блоки элементов И, причем первый информационный вход дополнительной схемы сравнения соединен с выходом первого блока элементов И и с вхо.дом шестого блока элементов И, второй информационный вход в . с информационным выходом регистра адреса предыдущей математической страницы, а выход - с четвертым входом блока местного управления, третий выход которого соединен с управляющими входами дополнительной схемы сравнения, шестого и седьмого блоков элементов И, регистра адреса предыдущей математической страницы и регистра адреса предыдущей Физическойстраницы, информационный вход регистра адреса предыдущей математической страницы соединен с выходомшестого блока элементов И, информационный вход регистра адреса преды 5 душей физической страницы соединенс вьжодом третьего блока элементовИ, а информационный выход - с входом седьмого блока элементов И, выход которого соединен с третьим вхо 1 О дом элемента ИЛИ.На чертеже схема предлагаемогоустройства,Устройство содержит регистр 1 математического адреса (1 -разряды15 номера сегмента и страницы, 1 к-разряды номера слова в странице),первый блок элементов И 2, соединенныйвыходом с частью 1 регистра 1; блокэлементов И 3, соединенный входомо с частью 1 ц регистра 1; блок сравнения 4, соединенный первым информационным входом с выходом первого блока элементов И 2; блок ассоциативнойпамяти 5, адресные поля 5 регистРов которого соединен с вторым информационным входом блока сравнения4, третий блок элементов И б, информационный вход которого соединен свыходом информационных полей 5 регистров блока ассоциативной памятиЗо 5, четвертый и пятый блок элементовИ 7 и 8, информационные входы кото-.рых соединены с вторым входом 9 устройства, блок переадресации 10,соединенный входом с управляющими35 полями 5 регистров блока ассоциативной памяти, элемент ИЛИ 11, соединенный со старшими разрядами 12(номер страницы) регистра физическогоадреса 12, младшие разряды которого40 (номер слова) 12 соединены с выходомвторого блока элементов И 3, а выход13 является первым выходом устройства; блок местного управления 14(БМЦ), входы которого соединены свыходом блока сравнения 4, выходомдополнительной схемы сравнения 15 итретьим входом 1 б устройства; регистр17 адреса предыдущей математическойстраницы, информационный вход которого соединен с выходом шестого блокаэлементов И 18; регистр 19 адресапредыдущей Физической страницы, соединенный выходом седьмого блока элементов И 20.Кроме того, на чертеже показаныпервый выход 21 БМУ 14, который соединен с управляющими входами первого-пятого блоков элементов И (2,3,б, 7,8), а также с управляющими входами блока сравнения 4 и блока переадреса ции 10; четвертый вход 22 БМУ 14,который соединен с управляющими входами дополйительной схемы сравнения 15, регистров 17,19, элементов И 18 и 20; второй 23 выход устройства, сое диненный с входом центрального ууЭВМ; второй нход устройства соединен с выходом информационного регистра ОП; первый выход устройства соединен с входом адресного регистра ОП; третий вход устройства соединен с выходом центрального Уу ЭВМ.Работает устройстно следующим образом.Пусть н некоторый момент временипроисходит обращение к математической странице, информация о которой имеется н блоке ассоциативной памяти5, и требуемая физическая страница находится в ОП. С приходом кода математического адреса в регистр 1 от ЦУУ ЭВМ запускается БМУ 14. Сигнал от БМУ поступает на упранляющие входы первого блока элементов И 2 и блока сравнения 15, в.результатечего пара чисел (5,р) с, характеризующая адреса математического сегмента и страницы, поступает длясравнения с адресным полем 5 регистров ассоциативной памяти на блок сравнения 4, Одновременно пара (5; р)с поступает на дополнительную схему сравнения 15, где сравнивается с содержиьым регистра 17, хранящего пару (5,р) с- ,т.е математический адрес сегмента и страницы по предыдущему обращению (момент времени с - 1). Пусть (5,р)с = (5,р)с тогда с выхода дополнительнойсхемы сравнения 15 в БМУ поступит сигнал свидетельствующий о том, что предыдущее обращение было к той же самой странице,что и текущее, Так как в этом случае в предыдущем цикле в регистре 19 был запомнен адрес требуемой физической страницы, то БМУ 14 вырабатывает управляющий сигнал, поступающий на управляющий вход седьмого блока элементов И 20, в результате чего код адреса Физической страницы поступает с регистра 19 черезседьмой блок элементов И 20 и элемент ИЛИ 11 на регистр Физического адреса 12. Одновременно БМУ посылает управляющий сигнал на второй блок элементов И 3, чем переписывается адресслова в странице в регистр физического адреса 12. На этом процесс пре-образования заканчивается и БМУ сигналом на выход 23 уведомляет об этомЦУУ ЭВМ.Поскольку в рассматриваемом случае обращение происходило к той же самой странице, что и прежде, обновления информации в регистрах 17 и 19 не происходит (БМУ не посылает сигналы на третий и шестой блоки элементов И 18 и 6).Предположим, теперь, что(5,р) Ф Ф(5,р) . В этом случае с выхода дополнительной схемы сравнения 15 в БМУ 14:поступит сигнал, свидетельствующий о том, что обращение происходит к ионой странице. БМУ вырабатывает управляющий сигнал, поступающий на сброс регистра 17, а затем назапись н него новой пары (5,р)Для этого выдается управляющий сигнал на шестой блок элементов И 18.После этого вырабатывается сигнална сброс содержимого регистра 19, таккак теперь происходит обращение кдругой Физической странице. Поскольку ее адрес надо теперь выбрать изблока ассоциативной памяти, управляющий сигнал на седьмой блок элементов (О И 20 не выдается, После срабатыванияблока сравнения 4 по новой паре(5,р) происходит считывание кодаадреса физической страницы из рабочего поля выбранного регистра ассо циатинной памятидля этого БМУ вырабатывает управляющий сигнал на тре;тий блок элементов И 6, в результате,чего код адреса физической страницызаписывается н регистр физического 2 О адреса 12 (одновременно туда записывается адрес слова в странице 9)а также в регистр 19. Теперь, еслиследующее обращение будет производиться к той же странице,что и прежде, не потребуется производить выборку из блока ассоциативной памяти,так как ситуация (5,р)+, =(5,р)будет выявлена дополнительной схемой сравнения 15 и БМУ 14 занесет врегистр физического адреса 12 информацию, записанную в,регистре 19.Таким образом, если происходитподряд несколькообращений к однойи той же.странице (что и бывает практически), то время преобразования ма",тематического адреса в Физическийсокращается на нремя выборки информации из блока ассоциативной памяти. Это позволяет, во-первых, повы-,сить производительность ЭВМ за счет 40 сокращения средней длительности циклаобращения к ОП, а во-вторых, делаетвсе устройство некритичным к параметрам блока ассоциативной памяти.Более того, в принципе можно использовать вместо ассоциативнойпамятибыстродействующую память (например,на тонких магнитных пленках) садресной выборкой. При этом среднеебыстродейсзние устройства будет вЫше, чем в устройствах с ассоциативной памятью, но построенных по известным схемам.сРассмотрим теперь работу устрой ства в том случае если (5 р)+(5,р)+. и пара (5,р) не найдена в блоке ассоциативной памяти. Вэтом случае с выхода блока сравнелия 4 на вход БМУ 14 поступает сигнал, свидетельствующий о необходи алости занесения в блок ассоциативнойпамяти информаций по требуемой странице. БМУ вырабатывает на выходе 23сигнал, который поступает в ЦУУ иуправляющий сигнал на запуск блока б 5 переадресации 10. Последний, анализируя управляющие поля 5регистров ассоциативной памяти (разряды, характеризующие их занятость и используемость при преобразовании адресов) определяет номер регистра, в который будет заноситься новая информация, и подготавливает к работе элементы И занесения информации в адресное поле соответствующего регистра. ЦУУ организует последовательно обращения к таблице сегментов с учетом значения 5 и страниц с учетом значения р. Если после обращения к страничной таблице окажется, что требуемая физическая страница находится в ОП, то с выходов информационного регистра 9 ОП код адреса физи ческой страницы поступит на пятый блок элементов И 8 для записи в регистр ассоциативной памяти, выбранный блоком переадресации 10, на четвертый блок элементов И 7 для записи в 2 О регистр физического адреса. Одновременно БМУ под действием сигнала ЦУУ на входе 16 вырабатывает управляющий сигнал на блок сравнения 4, которая пропускает пару (5,р) для записи в адресное поле выбранного регистра ассоциативной памяти.Как видно из изложенного, в этом случае устройство работает, как известные, т.е. выигрыш в быстродействии не дает. Однако последняя ситуация бывает примерно. лишь в 10 случаев преобразования адресов (см. Упомянутый источник), в остальных 90 случаев преобразования устройство ,обеспечивает повышенное быстродейст вие. Таким образом, в целом устройство обеспечивает более высокое быстродействие по сравнению с известными.Формула изобретения40устройство для динамического преобразования адресов, содержащее регистр математического адреса, вход которого является первым входом устройства, выходы номера сегмента и страницы регистра математического адреса соединены с входом первого блока элемента И, выход которого сое-. динен с первым информационным входом блока сравнения, второй информацион-. ный вход которого соединен с адресным выходом блока ассоциативной памяти, выход номера слова регистра математического адреса соединен с входом второго блока элементов И, выход которого соединен с входом млад" шихразрядов регистра физического адреса, вход старших разрядов которо го соединен с выходом элемента ИЛИ, выход регистра физического адреса 6 О является первым выходом устройства, первый вход элемента ИЛИ соединен с выходом третьего блока элементов И,а второй вход - с выходом четвертогоблока элементов И вход третьегоблока элементов И соединен с информационным выходом блока ассоциативной памяти, информационный вход которого соединен с выходом пятого блокаэлементов И, вход которого соединенс вторым входом устройства и с входомчетвертого блока элементов И, управляющий вход и выход блока ассоциативной памяти соединен соответственно свыходом и входом блока переадресации,первый выход блока местного управления соединен с управляющими входамис первого по пятый блоков элементовИ, блока сравнения и блока переадресации, второй вход блока местного управления соединен с выходомблока сравнения, третий вход блокаместного управления является третьимвходом устройства, а второй выход -вторым выходом устройства, о т л ич а ю щ е е с я тем, что, с цельюповышения быстродействия, в неговведены регистр адреса предыдущейматематической страницы, регистрадреса предыдущей физической страницы,дополнительная схема сравнения, шестой и седьмой блоки элементов И,причем первый информационный вход дополнительной схемы сравнения соединен с выходом первого блока элементов И и с входом шестого блока элементов И, второй информационный входс информационным .выходом регистраадреса предыдущей метематическойстраницы, а выход - с четвертым входом блока местного управления, третий выход которого соединен с управляющими входами дополнительной схемы сравнения, шестого и седьмогоблоков элементов И,регистра адресапредыдущей математической страницыи регистра адреса предыдущей физической страницы, информационный входрегистра адреса предыдущей математической страницы соединен с выходомшестого блока элементов И, информационный вход регистра адреса предыдущей физической страницы соединенс выходом третьего блока элементовИ, а информационный выход - с входом седьмого блока элементов И, выход которого соединен с третьим входом элемента ИЛИ. Источники информации, принятые во внимание при экспертизе1.Катцин Л.Г. Вычислительные машины системы 370. М., "Мир", 1974.2,Гущенкова Б.Н. и Волкова Н,А. Организадия виртуальной памяти ЕС; Сб. "Вопросы радиоэлектрони. ки", серия ЭВТ, 1976, М 13, с.11-15 (прототип)/5 иал ППППатент , г.ужгород,ул.Проектн 65 0 Тираж ЦНИИПИ Государстве по делам иэобре 113035; Москва, Ж5 Подписноеного комитета СССРений и открытий35, Раушская наб., д