Резервированное устройство

пи 661878 Союз Советских Соцмалмстмческих Республик, 01,77 (21) 2443089/18-2 51) М. К Н 05 К 10/00 С 06 Р 11/00 присоединением э ГосударетвенньФ хамите СССРва делам изобратвиий и открмтий.325 8. 8) 5 Дата опубликования описания 18,05 Автораобретени О ерепо 71) Заяви(5 РВИРОВАННОЕ УСТРОЙСТ т Изобретение относится к области ав- томатики и вычислительной техники и может быть использовано для построения1резервированных систем.Известно резервированное устройство, содержащее резервируемые блоки, подклю ченные к входам мажоритарного элемента и индикаторам отказов, выходы которых соединены через элементы ИЛИ с входами реверсивного счетчика, который через дешифратор и весовые датчики сое- те динен с входами мажоритарного элемента 1. Недостаток устрояства - наличие встроенных устройств контроля, функциональных блоков, причем сложность устройств контроля оказывается во многих случаях соизмеримой со сложностью функциональных.,блоков, а это существенно, сужает область применения этих резервированных устройств.Иэ известных резервированных устройств наиболее близким по технической сущности к данному изобретению являетс ся резервированное устройство, содержащее и резервируемых блоков, восстанавливающие блоки и элементы памяти 21,Недостаток устройства - сложность, состоящая в большом числе элементов в каждом канале (мажоритарный элемен элемент неравнозначности, элемент задержки и др.) . Кроме того, для правильного функционирования устройства введены элементы задержки, выполнение которых на цифровых элементах существенно усложняет устройство, а выполнение на линейных элементах переводит резервированное устройство в класс цифроаналоговых, что затрудняет реализацию его в интегральном исполнении.Целью предлагаемого изобретения является упрощение устройства.Поставленная цель достигается тем, что устройство содержит элементы ЗАПРЕТ и ИЛИ, выходы каждого из резервируемых блоков подключены к входам (П -1) восстанавливающих блоков, выходы предыдущего н последующего восстанавливающих блоков, кроме последнего(п)-го, подключены соответственнок первому и второму входам соответствуюшего предыдушего блока памяти,выход которого йодключен к третьемувходу последуюшего блока памяти и к 5-"входу соответствуюшего элемента ЗАПРЕТ, второй вход которого подключен квыходу последуюшего восстанавливающегоблока,. кроме последнего, а выходы алементов ЗАПРЕТ и выход последнего вос 10станавливвюшего блока подключены к соответствующим входам элемента ИЛИ,На фиг. 1 приведена блок-схема резервированного устройства, на фиг, 2 - схема блока памяти, на фиг. 3 - схема реализации" устройства с четырьмя резервируемыми блоками, Резервированное устройство на фиг, 1 содержит первый и второй резервируемые блоки 1-2, ( п -1)-йи П -й резервируемые блоки 3-4, первый,20второй и третий восстанавливаюшие блоки 5-7; (п)-й, (И)-й и (и)-й. второй и (п -3)-й блоки памяти 11-13,первый и второй элементы ЗАПРЕТ 14-15,З(Н -4)-й и (П -3)-й алементы ЗАПРЕТ16-17, алемент ИЛИ 18; первые, вторыеи третьи входы 19-21 блоков памяти.Блок памяти нв фиг. 2 содержит алемент НЕ 22, элемент Ии триггер 24.30В устройстве на фиг. 1 резервируемыеблоки 1,2,4, (А 1, А, , А П) .подключены- к входам восствнавливаюшихблоков 5, 610 (В 1, Вр, ., Вп 1)причем порог 1 -го восстанавливающего 35блока В (16 с Н -1) равен 1 . Выходыпредыдушего и последующего восстанавливаюших блоков 6 и 7 (В и В 1(1.входу элемента ЗАПРЕТ 15 (Д), второйвход которого подключен к выходу восстанавливвюшего блока 7 В +1). К третьему входу, 21 блока памяти 11 (С 1 )подключен сигнал 1. Выходы элементовЗАПЕТ 14-17 Д Д, , ДП )вместе с выходом восстанввливаюшего,блока 10 (8 -1) подключеМ к элеменИту ИЛИ 18,На фиг. 2 входы первый и третий 19и 21 я через элемент НЕ 22- второйвход ЙО блокапамятиподключййы к алементу И 23, выход которого подключен к Иединичному входу триггера 24. На выходе блока памяти фиксируется сигнал "1"при найичии на входах 19 и 21 сигналов 8 4"1, а на входе 2 С "0". Перевод блокапамяти в исходное состояние (когда наего выходе сигнал "Оф) осушествляетсяпо сигналу СБРОС, подаваемому на нулевой вход триггера 24.На фиг, 3 приведена схема резервируемого устройства с четырьмя резервируемыми блоками, получаемая из блоксхемы, приведенной на фиг, 1,Устройство работает следующим образом В исходном состоянии и при исправной работе всех блоков 1-4 ( А 1, А, , АП) сигналы на выходах всех блоков памяти 11-13 (С 1, С, ,и ) равны ну лю, При значении выходных сигналов блоков 1-4 ( А 1, А,А,А) равном "1", нв выходах восстанавливающих блоков 5-10 (В 1, В, , Вп 1) появпяютд " ся сигналы ф 1", причем с выходов блоков 6-9 В, В В) сигналы "1" проходятчерез элементы 14-17 (Д, Д ,Дп ), так как запрешаюшие сит налы с выходов блоков памяти 11-13 (С 1, С, , бп.) нв элементы 14-17 (Д 1, Д, Дп.) не поступают, а с выхода блока 10 (Вп)-непосредственно на входы алемента ИЛИ 18, а затем на вход устройства.Работа устройства при отказах резервируемых блоков 1-4 (предполагается, что отказы двух или более блоков строго одновременно не происходят) происходит следующим образом.1. На выходе Р блсков из 1-4 (Р": 6-2), устанавливается постоянный сигнал, равный "0" (отказ типа "ложный 0"). Т.к. по условию, по крайней мере два блока из 1-4 исправны, при единичных выходных сигналах исправных блоков на выходах ,по крайней мере двух восста навливаюших блоков 5 и 6 (В 1 и "В) будут единичные сигналы, поступающие (так как пороги этих блоков равны 1 и 2 соответственно) нв первый и второй входы 19 и 20 блока памяти 11 С 1 При такой комбинации значений сигналов на входах блока памяти 11 С 1 выходной сигнал атого блока остается равным фО", при нулевом входном сигнале нв третьем входе 21 блока памяти 12 (С ) выходной сигнал его будет равен фО", а следомтельно; выходные сигналы и всех последуюших блоков памяти (С, , С ) будут равны "0". Таким образом, в случае отказов блоков типа сложный 0", выходные сигналы блоков памяти 11-13661878 бстанавлимюцего блока 7 (В ) равен 3,При отказе "ложная 1( блоков срабатывают блоки памяти С 1, С, Сгде,еслиИ-Зп, если с =и- Эти блоки с помощью элементов ЗАПРЕТД , Д, , Диз 14-17 отключаютот входов элемента ИЛИ 18 выходы вос 10 станавливаюших блоков Ву; Вд Вбф 1из 6-10, и к элементу ИЛИ 18 останутся подключенными выходы восстанавли-вающих блоков В , В "При с =и(или при ( =и) ситналы от .15 трех (двух) оставшихся исправными блъ.ков будут поступать на выход устройства через последомтельно соединенныевосстанавливающий блок В 1 и элементИЛИ 18.20 3. Отказали К = (р + ( п, блоков, где р - число блоков с отказом "ложный 0" а ( - число блоков с отказом"ложная 1". В этом случае срабатымютте из блоков памяти 11-13 (С 1, С, 2 , С ), которые с помошью элементов ЗАПРЕТ 14-17 (Д 1 Д , Д )отключают от входов алемента ИЛИ 18выходы соответствующих восстанавливающих блоков В 2В, , В+1 иэ 36 6-1 О. Так как К Б п, то остаетсяхотя бы два исправных блока из 1-4,которые через восстанавливающий блокВ,и алемент ЗАПРЕТ Др(или толькочерез блок 10 (Вп ), если=П-З), подф ключаются к входу элемента ИЛИ 18,т.к. с блоков с отказами "ложная 1уменьшают на числопорог восстанавп- мющего блока В 2.Технико-акономический аффект от при 4 е менения данного изобретения состоит вупрошении резервированного устройстми возможности построения его в видеинтегральной схемы благодаря отсутствиюалементов задержки. С 1, С, . Сп ) остаются равны"ми О".При значении сигналов на выходе исправных 1 й -р) блоков из 1-4, равном " 1сигналы "1" появятся на выходах техвосстанавливающих блоков, пороги которых не превышают (п-р), то есть на выходах блоков (В 1, Р, , В ), Сигналы с восстанавливающих блоков (В,Ви р) через соответствующие элементы ЗАПРЕТ из 14-17 Д , Д,Д р+)а при ри с блока 10 (В 4непосредственно н через элемент ИЛИ 18поступают на выход устройства. Отказ(и) блоков типа "ложный 0" приводитк отказу резервированного устройства.2. На выходахблоков иэ 1-4(с П) устанавливаются отказы типа"ложная 1". Эти отказы регистрируютсяблоками памяти, причем блок памяти С(из 11-13) выдает выходной сигнал "1тогда и только тогда, когда на его первый вход 19 поступает сигнал "1" с восстанавливаюшего блока В из 5-10),одновременно на вход второй 20 поступает сигнал " О" с восстанавливающегоблока В+1(из 5-10 ) и на третий вход21 - сигнала ф 1" с предыдущего блокапамяти С. Расммотренной ситуациисоответствует отказрезервируемых блоков типа "ложная 1" и значение выходных сигналов исправных блоков из 14)равное 0". Появившийся на выходе одного из блоков памяти С сигнал "1"далее не меняется при изменении сигналов на его входах. Например, при отказе"ло 3 кная 1" одного "иэ блоков 1-4 (А 1,А ", А д ) при нулевых выходах исправных блоков на выходе только одноговосстанавливающего блока 5 появляетсясигнал "1". При этом срабатывает блокпамяти 11 и на его выходе появляетсясигнал "1", который через элемент ЗАПРЕТ 14 отключает выход восстанавлимюшего.,Дблока 6 от входа алемента ИЛИ 4518 и, который, поступая на третий вход21 блока памяти 12, подготавливает егок работе. Таким образом, при первомотказе в1" какого-либо из блоков 1-4(А, А Ал) к выходному элемен- Юту ИЛИ 18 остаются подключенными через соответствующие элементы ЗАПРЕТ15-17 восстьнавливаюшие блоки 6-10(ВВ 4,Вл ). Следовательно,следующий отказ в "1" какого-либо иэблоков 1-4 (А 1А , А и ) не вызовет появления ложного сигнала " 1"на выходе устройства, т.к. порог восформула изобретения 1. Резервированное устройство, соде жашее И резервируемых блоков, восстанавливающие блоки и блоки памяти, о тл и ч а ю ш е е с я тем, что, с целью упрощения устройства, оно содержит элементы ЗАПРЕТ и ИЛИ, выходы каждого из резервируемых блоков подключены к входам (и) восстанавливающих блоков, выходы предыдущего и последуюшего воостанавливаюших блоков кроме последнегоФ7 661878 8 (п)-го, подключены соответственно к 2. Устройство по и. 1, о т л и ч а юпервому и второму входам соответствую- ш е е с я тем, что, блок памяти содер щего предыдущего элемента памяти, вы- жит элемент НЕ, элемент И и триггер, ход которого подключен к третьему входу единичный вход которого соединен с выпоследующего элемента памяти и к вхо ходом элемента И, первый вход которого ду соответствующего элемента ЗАПРЕТ соединен с выходом элемента НЕ, второй вход которого подключен к выхо- Источники информации, принятые во ду последующего восстанавливающего бло- внимание при экспертизе ка, кроме последнего, а выходы элемен. Авторское свидетельство СССР тов ЗАПРЕТ и выход последнего восста Ю М 315180, кл, 06 Р 11/00, 13.04,70, навливающего блока подключены к соот. Авторское свидетельство СССР ветствуюшим входам элемента ИЛИ. % 314206, кл. ( 06 Р 11/00, 09,01.70.Э, Губницкая ценк РедакЗаказ 78/70 Тираж 943 Ш 1 ИИПИ Государственного комитета по делам изобретений и открыти 035, Москва, Я 35, Раушская наб.