Множительно-делительное устройство

о И ЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ с 59 О 736 Союз Советских Социалистических Республик1) Дополнительное 2) Заявлено 01,09.75 присоединением зая авт. свид-ву -51) 1.Кл.- б 06 Г 7,(21) 2168928 2 Государственнын комитет Совета Министров СССР ло делам изобретенийн открытий(71) Заявител 54) МНОЖИТЕЛЬНО-ДЕЛ ИТЕЛЬНОЕ УСТРОЙСТ оситси мовычи Изобретение отн я к области вычислителы 1 ой техники жет быть использовано в цифровых слительных устройства х.Известно множительно-дслнтельное устройство 11. В этих устройствах, как правило, не учитывается погрешность, зависящая от размерности делимого и делителя, а также невозможно выполнять операции деления в случае, если делимое меньше делителя.Наиболее близким техническим решением к данному предложению является множитель- но-делительное устройство, содержащее генератор импульсов, первый и второй делители частоты, соединяемые с информационными входами устройства, счетчик результата 2.Недостатком его является невысокая точность выполнения операций.Цель изобретения заключается в повышении точности устройства.Цель изобретения достигается тем, что устройство содержит масштабный преобразователь, блок перезаписи кода, счетчик циклов операций, причем выход генератора импульсов подключен к первым входам масштабного преобразователя и второго делителя частоты, первый выход масштабного преобразователя соединен с первым входом первого делителя частоты, второй вход которогососдпнс с выходом олоса перезаписи код, а выход с первым управляющим входом масштабного преобразователя, а также с первыми входами счетчика циклов операций, 5 блока перезаписи кода и счетчика результата, второй вход которого соединен с первым выходом второго делителя частоты, второп выход которого соединен со вторым входом блока перезаписи, управляющий выход кото рого соединен со вторым управляопцие входом масштабного преобразователя, первый вход счетчика циклов операций соединен со вторьгм входом масштабного преобразователя, второй вход счетчика циклов операций 15 соединен с шиной установки точности вычпслсний.Таким образом, в предложенном устройстве осуществляется преобразование делимого Л в эквивалентный интервал времени, за полняемый счетными импульсамп с частотойсбратно пропорциональной значению делителя В, причем Л ) В, деление производится до получения Я(В, значение которого псрезаписывается в запоминающий регистр деливОго, умножается на коэффициент 10", где гг вь 1 бирается из условия Р Х 10"В С Р Х 10", при Л ( В значение .-1 умножается на коэсрфициент 10", где lг выбираетсяя из условия .:1 Х 10 г ( В ( Л Х 10.ройства. Схема содержит первый делитель частоты 1, счетчик 2, запоминающий регистр 3, схему сравнения 4, второй делитель частоты 5, счетчик б, запоминающий регистр 7, схему сравнения 8, блок перезаписи кода 9, 5 блок трехвходовых схем И 10, триггер 11, элемент ИЛИ 12, элемент задержки 13, генератор импульсов 14, масштабный преобразователь 15, триггер 16, элементы И 17, 18, декадный множитель 19, счетчик циклов опе раций 20, счетчик результата 21.Первый делитель частоты 1 предназначен для формирования временного интервала, пропорционального значению делимого А, содержит счетчик 2 и запоминающий регистр 3, ме кду информационныгми выходами которых включена схема сравнения 4. Второй делитель частоты 5 предназначен для формирования частоты, обратно пропорциональной величине значения В, содержит счетчик 20 6 и запоминающий регистр 7, между информационными выходами которых включена схема сравнения 8.В запоминающие регистры 3, 7 через информационные входы устройства вводятся соответственно значения делимого А и делителя В. Информационные выходы счетчика 6, которые образуют второй выход второго делителя частоты 5, через вторые входы блока перезаписи 9 и далее через его первый выход соединены с первым входом первого делителя частоты 1, т. е, они соелиняются с информационными входами запоми пающего регистра 3, первого делителя частоты 1.Блок перезаписи кода 9 содержит блок Зд трехвходовых схем И 10. Один вход каждой из нпх (эти входы образуют второй вход блока перезаписи 9) соединен с выходами соответствующих разрядов счетчика 6 (эти выходы образуют второй выход второго делителя 40 частоты 5), Второй вход каждой из блока трехвходовых схем И 10 соединен с единич. ным выходом триггера 11, а третий вход каждой из схем И блока трехвходовых схем 1 Л 10 соединен с выходом схемы сравне д ния 4, который является выходом первого делителя частоты 1. Этот выход помимо этого соединен с первым управляющим входом масштабного преобразователя 15 и далее в нем с декадным множителем 19, а также с пер выми входами счетчика циклов операций 20, блока перезаписи кода 9 и далее в нем с элементом задержки 18, счетчика результата 21, и шиной сброса счетчика 2. Шина сброса счетчика 6 соединена через элемент ИЛИ 55 1, ее первыи вход с выхолом схемы сразнеФФпия 8, который является выхолом второго делителя частоты 5, этот же выход соединен с нулевым входом трггггера 11 и вторым входом счетчика результата 21. Единичный вход бО триггера И соелинен с линией задержки 13 и вторым входом элемента ИЛИ 12. Мас штабпый преобразователь 15 содержит триггер 16, предназначенный для управления масштаоом преобразования, для чего едиeич ный и нулевой входы триггера 16 соединены соответственно с входом устройства начало вычислений и с выходом устройства сравнения 4, т. е, выходом первого делителя частоты.Единичный и нулевой выходьг триггера 16 соединены с первымп входами элементов И 17, 18, вторые входы которых соединены с выходом генератора импульсов 14 и счетным входом счетчика б, являющегося первым входом второго делителя частоты 5. Выход элемента И 17 непосредственно, а выход элемента И 18 через декалный мнокитель 19 соединены со счетным входом счетчика 2, являющегося входом первого делителя частоты. Первый управляющий вход декалного множителя 19 соединен с управляющим выходом блока перезаписи кола 9,Рассмотрим работч устройства прп выполнении операции А: В с точностью до С знаков после запятой: А = 4129, В = 825, С=4, Значения А и В выбраггы таким образом, чтобы в процессе деления возникла ситуация, когда в запоминающий регистр 8 запишется число меньше, чем в запоминающий регистр 7, что аналогично рассмотрению принципа работы устройства при условии А, В.Перед началом вычисления в запоминающие регистры 3, 7 вводятся через информационные вхолы устройства соответственно числа 4129 и 825, а в счетчике циклов операций 20 устанавливается число К = С+ 1 = = 4+ 1 = 5. Поступающий на вход устройства сигнал начало вычислений включит генератор импульсов 14 и переведет триггер 16 в единичное состояние, в результате чего в счетчик 2 через первый вход первого делителя частоты 1 через элемент И 17 и в счетчик б через первый вход второго делителя частоты начнут поступать счетные импульсы с выхода генератора импульсов 14 с частотой гг. Прп накоплении счетчиком б числа 825 срабатывает устройство сравнения 8, на его выхоле, т. е. па выходе второго делителя частоты 5 появится сигналкоторый:- запишет единицу в счетчик результата 21;- установит в О счетчик б через элемент ИЛИ 12;- переведет триггер 11 в единичное состояние, подготовив тем самым через блок трехвходовых схем И 10 перезапись кола счетчика 6 в запоминающий регистр 3,Далее второй делитель частоты 5 работает аналогичным образом, занося каждый 825 импульс в счетчик результата 20, каждый раз после этого срабатывает в О счетчик 6 и подтверждает состояние 1 триггера 11. Когда пройдет 4125 = 825 Х 5 импульсов от генератора импульсов 14, второй делитель частоты срабатывает пять раз, а в счетчик результата запишется число 5, После 4125 импульса счетчик б в очередной (пятьгй раз) сбросится в О. По приходе 4129 импульса,в счетчик б при этом запишется число 4, срабатывает схема сравнения 4, на его выходе, т. е. ца выходе первого делителя частоты 1 появится сигнал, который:- установит в О счетчик 2;- переведет трипер 16 в нулевое состояние, закрыв тем самым элемент И 17 и открыв элемент И 18 для прохождения черезГ,.т , нее импульсов с генератора импульсов 1;са- установит в декадном множителе /9 коэффициент деления 10;- разрешит перезапись кода счетчика 6 (к этому моменту в счетчике б будет записано число 4) в запоминающий регистр 3. При этом в момент перезаписи на управляющем выходе блока перезаписи 9 появляется импульс, который, проходя ца второй управляющий вход масштабного преобразователя 16, подтвердит установку коэффициента 10 в декадном множителе 19;- запишет единицу в счетшк циклов операций 20;- зафиксирует положение запятой (определения целой части результата вычислений в счетчике результата 21, равной 5,).ГЭтот сигнал через некоторое время, неооходимое для перезаписи кода, через элемент задержки 13 возвратит триггер 11 в нулевое состояние (запрет перезаписи) и через элемент ИЛИ 12 установит в О счетчик б,На этом заканчивается первь й цикл деления,В следующем втором цикле деления при заполнении счетчика 2 импульсами с частотой следования - - и счетчика с частотой /д/"10первым сработает схема сравнения 4 (в счетчике 2 записано число 4, в счетчике 6 - число 40), т. к. временной цптервал То Х 10 Х 4, формируемый первым делителем частоты 1, меньше временного интервала То Х 825, формируемого вторым делителем частоты 5. При срабатывании устройства сравнения 4, на его выходе (выход первого делителя частоты 1) появится сигнал, который:- установит в О счетчик 2;- подтвердит нулевое состояние триггера 16;- установит в декадном множителе 19 коэффициент деления 100;- даст сигнал на перезапись кода с счетчика б в запоминающий регистр 3, но так как триггер 11 в нулевом состоянии, то такая перезапись не произойдет;- запишет вторую единицу в счетчик циклов операций 20;- зафиксирует в счетчик результата 21 в разряде десятичных долей число О (про 4129межуточный результат деления --- = 5,0).Этот же сигнал, пройдя через элемент задержки 13, подтвердит нулевое состояние триггера 11 и установит в 0 счетчик б. В третьем цикле деления будут выполнены операции, аналогичные операциям второго цикла с той лишь разницей, что счетчик 2 будет заполняться импульсами с частотоц следования " . Первым сраоатывает схема100сравнения 4, т. к. формируемый первым,делитель частоты 1 временной интервал Т, Х 10-" Х 4 меньше интервала Т, Х 825, формируемого вторым делителя частоты 6.В счетчпкс циклов операций 20 запишется число 3, в счетчике результата 21 запишется О в разряд сотых долей (промежуточ ный результат деления .,=- = 5,00 ).5 00Б8 омасштабном преобразователе 16 в декадном множителе 19 устанавливается коэффициент деления 1000. Остальные операции аналогичные как и во втором цикле.В четвертом цикле деления при заполнес /онии счетчика 2 импульсами с частотои а счетчика б с частотой, первым срабатывает 25 схема сравнения 8, При этом пока в счетчик2 запишется число 4 на счетчик 6 поступит число 4000, Прц этом пз этик 4000 импульсов каждый 825, во втором делителе частоты б импульс, произведет операции, аналогичные операциям первого цикла:- запишет число 4 после каждого наборачисла 825 (825 Х 4 = 3300) в счетчик результата 21, разряд тысячных долей;- установит в О счетчик б после каж З 5 лого набора числа 825;- переведет триггер 11 в единичное состояние. Так будет продолжаться до тех пор, покав счетчик 2 не запишется число 4 (с частотой в -при этом сработает схема сравце 1000/ния 4, В счетчике 6 прп этом, который заполняется с частотой, то при этом будет число.700, т. к. он последний раз был сброшен .в О на 825 Х 4 = 3300 импульсов. Сигнал со схемы сравнения 4 при этом произведет сле-, дующие операции:- установит в О счетчик 2;- подтвердит нулевое состояние триггера 16;- установит в декадном множителе коэффициент деления 10000;- осуществит перезапись числа 700 из 55 счетчика б в запоминающий регистр 3, приэтом в момент перезаписи на управляющем выходе блока перезаписи 9 появляется импульс, который пройдет на второй управляющий вход масштабного преобразователя 16 60 и далее на декадный множитель 19 и вместокоэффициента деления 10000 установит 10.(Этот сигнал строго предназначен для установления коэффициента 10, независимо от того, какой коэффициент там установлен 55 ранее);вычислений и простотой набора сомножителя.Все элементы схемы представляют собойфункционально законченные блоки, что поз валяет широко применить интегральные микросхемы. Блочный принцип также создает в эксплуатации и взаимозаменяемости блоков устройства, - запишет в счетчик циклов операцийочередную единицу, общее число при этомстанет равным 4,Этот же сигнал через элемент задержки13 установит триггер 11 в нулевое состояние,а также установит в О через элемент ИЛИ12 счетчик б.,В пятом цикле деления при заполнениисчетчика 2 импульсами с частотой следова/и10ния, а счетчика б импульсами с частотойО первым сработает схема сравнения 8, в результате чего повторяется цикл операцийаналогичный первому и четвертому циклам.В разряд десятитысячных долей счетчикарезультата 21 запишется число 8 (результагделения 5,0048 ). После чего при заполнении счетчика 2 до 700 импульсов сработаетсхема сравнения 4 и в счетчик циклов операций 20 запишется число 5, что вызовет на20его выходе появление сигнала, включающегогенератор импульсов 14, и фиксирующего конец вычислений.2149Результат деления ., = 5,0048 будет825окончательным, т. к. количество циклов деления станет равным величине предустановки К = С + 1 = 4 + 1 = 5 в счетчике цикловопераций 20.Таким образом, при А ) В (делимое больЗОше делителя) вычисляется целая часть частного до получения остатка меньшего В, послечего остаток от деления автоматически умножается на 10 необходимое число раз до зна 35чения большего В и в процессе вычислениядробной части частного продолжателя аналогично вычислению целой части и т. д.При А(В вычисление начинается с умножения А на 10 необходимое число раз. В том и 40в другом случаях количество вычисленных десятичных знаков после запятой будет равно С.Предложенное устройство может бытьособенно эффективно использовано на стадии проведения научного эксперимента, опытов, где невысокое быстродействие компенсируется любой наперед заданной точностью Формула изобретения Множительно-делительное устройство, содержащее генератор импульсов, первый и второй делители частоты, соединенные с информационными входами устройства, счетчик результата, отл и ч а ю щеес я тем, что, с целью повышения точности устройства, оно содержит масштабный преобразователь, блок перезаписи кода, счетчик циклов операций, причем выход генератора импульсов подключен к первым входам масштабного преобразователя и второго делителя частоты, первый выход масштабного преобразователя соединен с первым входом первого делителя частоты, второй вход которого соединен с выходом блока перезаписи кода, а выход с первым управляющим входом масштабного преобразователя, а также с первыми входами счетчика циклов операций, блока перезаписи кода и счетчика результата, второй вход которого соединен с первым выходом второго делителя частоты, второй выход которого соединен со вторым входом блока перезаписи кода, управляющий выход которого соединен со вторым управляющим входом масштабного преобразователя, первый вход счетчика циклов операций соединен со вторым входом масштабного преобразователя, второй вход счетчика циклов операций соединен с шиной установки точности вычислений. Источники информации, принятые во внимание при экспертизе:1. Авторское свидетельство СССР41 бб 94, кл. 6 06 Р 7/39, 10.02.71.2. Авторское свидетельство СССР392495, кл. 6 06 Е 7/39, 14.09.71.. Харьк. фнл. пред. Патент аказ 1011/2062 Изд. М ЦНИИПИ Государственн по делам Москва Ж