Делитель частоты импульсов

н 1869053 ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДИТИЗЬСТВУ Союз СоветскихСоциалистическихРеспублик(51)М Кл Н 03 1 23/00 с присоединением заявки М -Гоеудврствсииый комитет СССР ио делай изобретений и открытий( 54) ДЕЛИТЕ 1 Ь ЧАСТОТЫ ИМПУЛЬСОВ Изобретение относится к автомати- ке и передаче данных и может быть использовано, например, в различных радиотехнических устройствах для из менения частоты импульсов.Известен делитель частоты импульсов, содержащий формирователь импульсов, выход которого соединен через элементы И со входом счетчика и со входом узла установки целых чисел, детектор заполнения, узел задания, а также элементы ИЛИ 11.Недостатками этого устройства являются ограниченные функциональные воэможности и относительно большая сложность.Наиболее близким техническим решением к предлагаемому является делитель частоты импульсов, содержащий блок памяти, формирователь импульсов, элемент ИЛИ и счетные декады, и блок индикации, входы которого соединены с выходами блока памяти, а выход формирователя импульсов соединен со счетным входом первой счетной декады 21 еНедостатком этого делителя частотыимпульсов является ограниченностьего функциональных воэможностей. ВЦель изобретения - расширение функциональных возможностей.Поставленная цель достигаетсятем, что в делитель частоты импульсов, содержащий блок памяти, формировател. импульсов, эле ент ИЛИ и счетные декады, и блок индикации, входыкоторого соединены с выходами блокапамяти, выход формирователя импульсов 1соединен со счетным входом перьойсчетной декады, введены первый и вэрой элементы совпадения и блок коррекции, первый вход которого соединеас выходом элемента ИЛИ, входы кОторого соединены с первым т выходамисчетных декад, второй выход каждойиз которых соединен со счетным входом слецующей счетной декады, информационные входы каждой счетной декады5 10 15 20 25 30 35 40 45 50 55 соединены с соответствующей группой выходов блока памяти, первый и второй входы которого соединены с выходами соответственно первого н второго элементов совпадения, первые входы которых соединены соответственно с первым и вторым входами делителя частоты импульсов, третий вход которого соединен с вторыми входами первого и вто" рого элементов совпадения, третьи входы которых соединены с дополнительным выходом Формирователя импульсов, выход которого соединен с вторым входом блока коррекции.Блок памяти содержит разностные счетчики, выходы которых соединены с группами выходов блока памяти, первый и второй входы которого соединенысоответственно с входами .суммирования и вычитания первого разностного счетчика, а входы суммирова" ния и вычитания каждого из сталь.ных раэностных счетчиков соединены с выходами соответственно переноса и заема предыдущего разностного счетчика.Каждая счетная декада содержит десятичный :четчик, элемент сравнения и Формирователь группы импульсов, выход которсго соединен с выходом данной счетнэй декады, счетный вход которой соединен со счетным входом десятичного счетчика, выходы которого соединены с первыми входами элемента сравнения, вторые входы которого соединены с информационными входами данной счетной декады, выходы первого и последнего разрядов десятичного счетчика соединены соответственно с первым и вторым входами формирователя группы импульсов, третий вход которого соединен с выходом элемента сравнения, а дополнительный вы,ход Формирователя группы импульсов соединен с дополнительным выходом счетной декады, счетный вход счетной декады. соединен с четвертым входои Формирователя группы импульсов.Блок коррекции содержит первый и второй триггеры, первый и второй эле менты И и инвертор, вход которого соединен с первым входом блока коррекции и первыми входами первого и второго элементов И, вторые входы которых соединены с вторым входом блока коррекции и первым входом первого триггера, второй вход которого соединен с выходом инвертора, выход первого триггера соединен с третьим входом первого элемента И, выход которого соединен с первым входом второго. триггера, выход и второй вход которо. о соединены соответственно с выходом блока коррекции и выходом .второго элемента И, третий вход которого соединен с дополнительным входом блока коррекции.Каждый формирователь группы импульсов содержит триггер и первый и второй элементы И, первый и второй входы первого элемента И соединены соответственно с первым и .вторым входами формирователя группы импульсов, третий вход которого соединен с первым входом триггера, второй вход которого соединен с выходом пер-вого элемента И н первым входом второго элемента И, второй вход и выход которого соединены соответственно с выходом триггера и выходом формирователя группы импульсов, четвертый вход которого соединен с третьим входом второго элемента И, а каждый Формирователь импульсов, кроме последнего, содержит также инвертор, вход и выход которого соединены 1 соответственно с выходом первого элемента И и дополнительным выходом данного Формирователя группы импульсов.На чертеже показана структурная схема делителя частоты импульсов.Делитель частоты импульсов, содержащий блокпамяти, Формирователь 2 импульсов, элемент ИЛИ 3, счетные декады 4, блок 5 индикации, первый 6 и второй 7 элементы совпадения и блок 8 коррекции, входы блока 5 индикации соединены с выходами блока 1 памяти, а выход Формирователя 2 импульсов соединен со счетным входом первой счетной декады 4, первый вход блока 8 коррекции соединен с выходом элемента ИЛИ 3, входы кото" рого соединены с первыми выходами . счетных декад 4, второй выход каждой из которых соединен со счетным входом следующей счетной декады, информационные входы каждой счетной декады 4 соединены с соответствующей группой восходов блока 1 памяти, первый и второй входы которого соединены с выходами соответственно первого 6 и второго 7 элементов совпадения, первые входы которых .соединены соответ" ственно с первым 9 и вторым 10 входами делителя частоты импульсов, третий вход 11 которого соединен с вторыми входами первого 6 н второго 7 элементов совпадения, третьи входы которых соединены с дополнительным выходом формирователя 2 импульсов, выход которого соединен с вторым входом бло ка 8 коррекции.Блок 1 памяти содержит разностные счетчики 12, выходы которых соединены с группами выходов блока 1 памяти, первый и второй входы которого соединены соответственно с входами суммирования и вычитания первого разностного счетчика 12, а входы суммирования и вычитания каждого из остальных разностных счетчиков 2 соединены с выходами соответственно пе-. реноса и заема предыдущего разностного счатчика 12.Каждая счетная декада 4 содержит десятичный счетчик 13, элемент 14 сравнения и формирователь 15 группы импульсов, выход которого соединен с выходом данной счетной декады 4, счетный вход которой соединен со счетным входом десятичного счетчика 3, выходы которого соединены с первыми входами элемента 14 сравнения, вторые входы которого соединены с информационными входами данной счетной декады, выходы первого и последнего разрядов десятичного счетчика 13 соединены соответственно с первым и вторым входами формирователя 15 группы импульсов, третий вход которого соединен с выходом элемента 4 сравнения, дополнительный выход формирователя 15 группы импульсов соединен с дополнительным выходом . счетной декады 4, а счетный вход счетной декады 4 соединен с четвертым входом формирователя 15 группы импульсов.Блок 8 коррекции содержит первый 16 и второй 17 триггеры, первый 18 и второй 19 элементы И и инвертор 20, вход которого соединен с первым входом блока 8 коррекции и первыми входами первого 18 и второго 19 элементов И, вторые входы которых соеди" иены с вторым входом блока 8 коррекции и первым входом первого триггера 16, второй вход которого соединен с выходом инвертора 20, выход первого триггера 16 соединен с третьим входом первого элемента И 18, выход которого соединен с первым входом второго триггера 7, выход и второй вход которого соединены соответственно с выходом блока 8 коррекции и выходом рторого элемента И 19, третий входкоторого соедиген с дополнительным входом 21 блока 8 коррекции.Каждый формирователь 15 группы импульсов содержит триггер 22 и первый 23 и второй 24 элементы И, первый и второй входы первого элемента И 23 соединены соответственно с первым и вздорим входами формирователя 15 группы импульсов, третий вход которого соединен с первым входом 5 о триггера 22, второй вход которогосоединен с выходом первого элементаИ 23 и первым входом второго элементаИ 24, второй вход и выход которогосоединены соответственно с выходомтриггера 22 и выходом формирователя15 группы импульсов, четвертый входкоторого соединен с третьим входомвторого элемента И 24, а каждый формирователь импульсов, кроме послед 15 20 Импульсы тактовой частоты посту" пают иэ формирователя 2 импульсов ка вход первой счетной декады 4. Каждое десятое состояние этой счетной декады 3-1 (3-и) декодируется элементов И 23 формирователя 15 группы импульсов. Импульсы, формируемйе элементом И 23, переводят в единичное состояние триггер 22 формирователя 15 группы импульсов и одновременно через инвертор 25 постуицет на вход следующей счетной декады 4. него, содержит также инвертор 25,вход и выход которого соединены соответственно с выходом первого элемента И 23 и дополнительным выходом данного формирователя 15 группы импульсов.Делитель частоты импульсов работает следующим образом.В исходном состоянии разностные 30счетчики 12 блока 1 памяти находятся в нулевом состоянии. Сигналои"Подстройка" на входе 11 подготавливаются элементы 6 и 7. При поступлении сигнала "Добавление" на вход 9открывается элемент 6, через которыйимпульс от формирователя 2 импульсовначинает поступать на вход блока 1памяти, увеличивая его содержимое,которое отображается на блоке 5 индикации. В блоке 1 памяти эаписьва ется число, соответствующее требуемой величине подстройки (припоступлении сигнала "Вычитание- на вход 10 содержимое блока 1 памяти уменьшается до требуемой вели чины, отображаемой на блоке 5 индикации)869053 1. Делитель частоты импульсов, содержащий блок памяти, формирователь импульсов, элемент ИЛИ и счетные декады, и блок индикации, входы которого соединены с выходами блока памяти, выход формирователя импульсов соединен со счетным входом первой счетной декады, о т л и ч а ю щ и йс я тем, что, с целью расширения функциональных возможностей, в него введены первый и второй элементы совпадения и блок коррекции, первый вход которого соединен с выходом элемента ИЛИ, входы которого соецинены с первыми выходами счетных декад, второй выход каждой из которых соединен со счетным входом следующей счетной декады, информационные входы каждой счетной декады соединены с соответствующей группой выходов блока памяти, первый и второй входы которого соединены с выходами соответственно первого и второго элементов совпадения, первые входы которых соединены соответственно с первым и вторым входами делителя частоты импульсов, третий вход которого соединен с вторыми входами первого и второго элементов совпадения, третьи входы которых соединены с дополнительным выходом фор-мирователя импульсов, выход которого соединен с вторым входом блока коррекции. 25 ЗО С выхода элемента ИЛИ 3 импульсы подстройки поступают на вход блока8 коррекции. При этом в зависимости от знака подстройки в последовательность импульсов, поступающих на вход 4 О блока 8 коррекции из формирователя 2 импульсов, добавляется или вычитается сформированное элементом ИЛИ 3 количество импульсов, и выходная час,тота измеряется на требуемое число 45 ,процентов (долей процента) отнаситель но номинального значения.Вычитание импульсов осуществляется путем запрета прохождения импульсов, поступающих от формирователя 2 5 О импульсов, импульсами, сформированными элементом ИЛИ 3 на входе триггера 1 б блока 8 коррекции, Увеличение частоты осуществляется путем добавления сформированных элементом ИЛИ 3 импульсов на входе триггера 17 блока 8 коррекции с одновременным вычитвнием этих импульсов на входе первого ыад 1 б бпокд 8 коооекпии. что Открытый триггером 22 элемент И 24 соответствующей декады начинает пропускать на вход элемента ИЛИ 3 пакет импульсовКогда число импульсов, поступающих на вход счетной дека ды, стает равным числу, записанному и в соответствующий разностный счетчик 12 блока 1 памяти, элемент 14 сравнения выдает импульс, переводящий,триггер 22 формирователя 15 1 О группы импульсов в нулевое состояние. При этом закрывается соответствующий элемент И 24 и заканчивается формирование пакета импульсов. За время нахождения триггера 22 в 15 единичном состоянии элемент И 24 формирует пакет импульсов, число которых в пакете равно числу, записанному в соответствующий разностный счетчик 12 блока 1 памяти, Аналогично работают остальные счетные декады 4 и формирователь 15 группы импульсовТаким образом, на выходе элемента ИЛИ 3 эа цикл формируется пакет импульсов, равный числу, записанному в блоке 1 памяти. Если необходимо уменьшить процент подстройки частоты, то вмес го сигнала "Добавление" на вход 10 подается сигнал "Вычитание", В этом случае раэностные счетчики 12 переводятся в режим обратного счета, и число, записанное в блок 1 памяти, уменьшается, а следовательно, уменьшается и количество импульсов на выходе элемента ИЛИ 3.Э 5 осуществляется только при наличии сигнала на входе блока 8 коррекции.Таким образом, предлагаемое устройство изменяет частоту следования импульсов на заданную (набранную в блоке памяти и отображаемую блоком индикации) величину в процента", к номинальному значению частоты. Формула изобретения 2Делитель по п. 1, о т л и - ч а ю щ и й с я тем, что блок памяти содержит разностные счетчики, выходы которых соединены с группами выходов блока памяти, первый и второйвходы которого соединены соответственно с входами суммирования и вычитания первого раьностного счетчика, а входы суммирования и вычитания каждого из остальных разностных счетчиков соединены с выходами соответственно переноса и заема предыдущего разкостного счетчика.9 869053 103, Делитель по п, 1, о т л и - соединен с первым входом второгч а ю щ и й с я тем, что каждая триггера, выход и второй вход которосчетная декада содержит десятичный го соединены соответственно с выхосчетчик, элемент сравнения и форми- дом блока коррекции и выходом второрователь группы импульсов, выход ко-го элемента И, третий вход котороготорого соединен с выходом данной соединен с дополнительным входомсчетной декады, счетный вход которой блока коррекции,соединен со счетным входом десятич, Делитель по п. 3, о т л иного счетчика, выходы которого соеди- ч а ю щ и й с я тем, что калщыйиены с первыми входами элемента срав формирователь группы импульсов сонения, вторые входы которого соеди- держит триггер и первый и второй эленены с информационными входами данной менты И, первый и второй входы первосчетной декады, выходы первого и го элемента И соединены соответственпоследнего разрядов десятичного счет- но с первым и вторым входами формирочика соединены соответственно с пер вателя группы импульсов, третий входвым и вторым входами формирователя которого соединен с первым входомгруппы импульсов, третий вход кото- триггера, второй вход которого соерого соединен с выходом элемента срав- динен с выходом первого элемента Инення, а дополнительный выход форми- и первым входом второго элемента И,рователя группы импульсов соединен 2 О второй вход и выход которого соединес дополнительным выходом счетной де- ны соответственно с выходом триггеракады, сетный вход счетной декады и выходом формирователя группы имсоединен с четвертым входом форми- пульсов, четвертый вход которого соерователя группы импульсов. динен с третьим входом второго элемен 4. Делитель по и, 1, о т л и - 2 та И, а каждый формирователь импульч а ю щ и й с я тем, что блок кор- сов, кроме последнего, содержит такрекции содержит первый и второй триг. же инвертор, вход и выход которогогеры, первый и второй элементы И и соединены соответственно с выходоминвертор, вход которого соединен с первого элемента И и дополнительнымпервым входом блока коррекции и пер 30выходом данного формирователя группывыми входами первого и второго эле- импульсов.ментов И, вторые входы которых ссэ- Источники информации,динены с вторым входом блока коррекции и первым входом первого триг. авторское свнд1. Ыто ское свидетельство СССРгера, второй вход которого соединен У 453803, кл, Н 03 К 123/00 1961.с выходом инвертора, выход первого 2 авторское свидетельство СССРтриггера соединен с третьим входом У 242968, кл. Н 03 К 23/00, 1963первого элемента И, выход которого прототип).Заказ .8357/86 Тираж 99 ВНИИПИ Государственного по делам изобретений и 113035 Москва ЖРа л ППП П т , гомитета ССС открытийляская наб. Ужгород, ул. Проектная, 4 Филиа атен Состави Редактов Е. Папп Техреду