Преобразователь угол-код

1 11 47483 О П И. й"-А-"-"ИИ Е ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистических РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(32) ПриоритетОпубликовано 25,06,75. Бюллетень23Дата опубликования описания 28.10,75 51) М. Кл. б 08 с 9/04 Государственный комите Совета Министров СССР) ПРЕОБРАЗОВАТЕЛЬ УГОЛвых рой оды - к выходам пг разрядов кода устства.звестное устройаточно высокойекта в кодпрующ до эф кои частоте источникния,Для повышечия точности работы устройства в него введены дополнительно схемы 0 И, схемы задержки, дифференцирующие цепи, второй триггер, вентили и схемы развязки, причем выход нуль-органа соединен с первым входом четвертой схемы И и через первую схему задержки - с первым входом пятой схемы И, второй вход которой подключен к выходу второго триггера, а выход к третьему входу логического блока и через вторую схему задержки - и первому входу второго триггера и второму входу первого тригера, первый выход которого соединен с вторым входом четвертой схемы И, выход которой соединен с первымп входами первой и второй схем И, третий и четвертый выходы логического блока подключены соответственно к вторым входам первой и второй схем И и соответственно через первую и вторую дифференцирующие цепи - к входам установки в нуль и единицу реверсивного счетчика, первые входы вентилей подключены к выходам соответственно первого и второго распо- дорож- одну Изобретение относится к автоматике и вычислительной технике,Известны преобразователи угол-код, содержащие кодирующий барабан с дорожками, относительно которых, за исключением младшей, размещены по Р-развертке считывающие элементы, подключенные к формирователю (п - 2) разрядов кода, два дополнительных считывающих элемента дифференциально-трансформаторного типа, ложенных относительно младшейки с относительным сдвигом на четвертую зубцового деления, первичные обмотки которых подключены к источнику переменного напряжения, а вторичные - к первому и второму входам логического блока, первый и второй выходы которого подключены к выходам и-ого и (п - 1)-ого разрядов кода устройства, нуль-орган, вход которого соединен с выходом источника переменного напряжения, реверсивный счетчик, входы которого подключены соответственно х выходам первой и второй схем И, а разрядные выходы - к входам преобразователя код - напряжение, выход которого соединен с первым входом компаратора, подключенного к первому входу первого триггерапервый зыход которого соединен с первыми входами гретьих схем И, вторые входы которых подключены к разрядным выходам счетчика, а ство характеризуется неточностью из-за скинем устройстве при высо- а переменного напряжедополнительных считывающих элементов, вторые входы - соответственно к пятому и шестому выходам логического блока, третьи входы - к выходу первой схемы задержки, а выходы - через схему развязки - к второму входу компаратора.На фиг, 1 показан принцип построения предлагаемого преобразователя; на фиг. 2 - его функциональная схема устройства; на фиг, 3 - пространственная развертка огибающей выходных сигналов дополнительных считывающих элементов; на фиг. 4 временная развертка первичного У, и вторичного У, выходных напряжений одного из дополнительных считывающих элементов,Устройство состоит из кодирующего барабана 1 с дорожками 2, относительно которых, за исключением младшей дорожки 3, размещены по Р-развертке считывающие элементы 4, выходы которых подключены к формирователю (п - 2) разрядов 5 кода. Относительно младшей дорожки 3 установлены два дополнительных считывающих элемента 6 и 7 дифференциально-трансформаторного типа со сдвигом один относительно другого на одну четвертую зубцового деления дорожки 3.Первичные обмотки элементов 6 и 7 подключены к источнику переменного напряжения 8 (см, фиг. 2), а вторичные - к первому и второму входам логического блока 9, Последний имеет выходы 10 - 13, а также выходы и-го разряда кода 14 и (и - 1)-го разряда кода 15, Выход источника 8 соединен с входом пуль-органа 16, выход которого подключен к первому входу схемы И 17 и через схему задержки 18 - к первому входу схемы И 19, Второй вход последней соединен с первым выходом триггера 20, второй вход 21 которого подключен к цепи Пуск, Выход схемы И 19 соединен с входом 22 логического блока 9 и через схему задержки 23 - с вторым входом триггера 20 и с первым входом триггера 24, первый выход которого подключен к второму входу схемы И 17.Выход схемы И 17 соединен с первыми входами схем И 25 и 26, вторые входы которых,подключены соответственно к выходам 10 и 11 логического блока 9, а выходы - к входам реверсивного счетчика 27. Разрядные выходы последнего соединены с входами преобразователя код в напряжен 28 и с первыми входами схем И 29, а входы установки счетчика 27 в нулевое и в единичное положения через дифференцирующие цепи 30 и 31 подключены соответственно к выходам 10 и 11 логического блока 9.Выходы дополнительных считывающих элементов 6 и 7 подключены соответственно к первым входам вентилей 32 и 33, вторые вхо,",ы которых соединены с выходами 12 и 13 логического блока 9, третьи - с выходом схемы задержки 18, а выходы - с входами схемы разрядки 34, Выходы преобразователя код - напряжение 28 и схемы развязки 34 5 о 15 20 25 зо 35 40 45 БО 55 60 65 подключены соответственно к первому и второму входам компаратора 35, выход которого соединен со вторым входом триггера 24, второй выход которого подключен к второму входу триггера 24, второй выход которого связан со вторым входом схем И 29.Устройство работает следующим образом.В процессе вращения кодирующего барабана 1, дорожки 2 и 3 которого несут натуральный двоичный код, представленный, например, в виде чередующихся зубцов и впадин, изменяется выходной сигнал дополнительных считывающих элементов 6 и 7 в соответствии с фиг. 3 и 4. На фиг, 3 кривые 1 и 11 показывают соответственно изменения огибающих выходных сигналов считывающих элементов 6 и 7 при изменении углового положения кодирующего барабана 1, Эти кривые соответствуют изменениям максимальных значений выходного сигнала. На фиг. 4 приведена зависимость выходного сигнала любого из двух считывающх элементов в функции времени, учитывающая как пространственное изменение положения кодирующего барабана 1, так и конечное значение периода переменного выходного напряжения. Отсюда видно, что кривая, изображенная на фиг. 4, несет информацию об угловой координате кодирующего барабана лишь в моменты времени, соответствующие точкам а, б, в, Это обстоятельство используют в предлагаемом устройстве.Кривые 1 и 11 (см. фиг, 3) в достаточно больших пределах изменения угла ср имеют высокую линейность, оцениваемую долями или единицами процента. Это позволяет непрерывному изменению угла р поставить в соответствие последовательность линейных отрезков 1 и 11, находящихся в пределах ср рь рз р 4 , Периодичность кривых 1 и 11 составляет четыре отрезка Лр,. Отсюда каждым четырем отрезкам Лср, соответствует код двух разрядов: и-го и (и - 1)-го, а каждому прямолинейному отрезку кривых 1 и 11 в пределах Лр, - код более младших т двоичных разрядов,Логический блок выполняет две задачи: формирует код а-го и (и - 1) -го разрядов и определяет линейный участок кривой 1 или 11, который должен преобразовываться в код т разрядов, и поведение этого участка с увеличением угла р (возрастание или убывание), Работа логического блока 9 начинается с момента подачи сигнала на вход 21 триггера 20, в результате чего последний занимает новое положение, при котором подается разрешающий потенциал на второй вход схемы И 19. После этого при первом же срабатывании нуль-органа 16 в момент прохождения первичного переменного напряжения через нуль подается сигнал на вход схемы задержки 18, который через время задержк (см, фиг, 4) появляется на первом входе схемы задержки 18, и, следовательно, с выхода схемы И 19 появлялся в момент максималь 474831ного значения переменного напряжения, поступающего с выходов считывающих элементов 6 и 7, в частности, на первый и второй входы логического блока 9. Таким образом, если выходное переменное цапряжепие считывающих элементов 6 и 7 преобразуется в указанные моменты времени, что соответствует случаю преобразования огибающих 1 и П (см. фиг. 3),Принцип построения логического блока 9 известен и основан на использовании трех дискриминаторов уровня, два из которых фиксируют моменты достижения поступаюших на их входы сигналов уровня А (см, фиг. 3) от считывающих элементов 6 и 7, а один - уровня Б от одного из считывающих элементов, например элемента 6. Считывание результатов с выходов дискриминаторов уровня осуществляется в момент появления сигнала ца выходе 22 схемы И 19. В зависимости от наличия или отсутствия сигналов на выходах дискриминаторов уровня в соответствии с угловым положением кодирующего барабана 1 в указанный момент времени с помощью логических элементов И, 1 ЛЛИ и НЕ, входящих в состав логического блока 9, производится образование кода и-го и (гг - 1)-го разрядов, поступающих на выходы 14 и 15; определение кризой (1 или 11), которой,принадлежит линейный участок, соответствующий текущей угловой координате кодирующего барабана 1, что соответствует наличию сигнала на выходе 12 для кривой 1 (считывающий элемент 6) и на выходе 13 для кривой 11 (считывающий элемент 7); установление факта нарастания или убывания прямолинейного отрезка кривых 1 или 11, причем появление сигнала на выходе 10 соответствует случаю нарастания, а на выходе 11 - убывания названного отрезка, Перечисленная информация запоминается, например, с помощью триггеров и выдается с выходов 10 - 13 неизменной в течение времени преобразования.Припоявлеции сигнала на выходе схемы И 19 с задержкой, определяемой схемой задержки 23, осуществляется сброс триггера 20 в первоначальное состояние, в результате чего прекращается поступление импульсов с выхода схемы И 19 на вход 22 логического блока 9, Последний выполнил свои основные функции и в дальнейшем лишь выдает запасенную информацию с выходов 10 - 15. Далее происходит формирование (гг - 2) -ых старших разрядов и т младших разрядов кода.Формирование (и - 2) -ых старших разрядов кода осуществляется с помощью расположенных по Р-развертке считывающих элементов 4 (см. фиг. 1), взаимодействующих с дорожками 2 кодируюшего барабана 1, формирователя 5. При этом принцип действия считывающих элементов 4 может быть любым. Формирователь 5 осуществляет последовательное поразрядное формирование (и - 2) -ых разрядов кода известным спосо 5 1 О 15 20 25 30 35 40 45 50 55 60 65 ббом с той лишь разницей, что (и - 1) -ный разряд кода снимается не со считывающего элемента, идентичного считывающим элементам 4, а с выхода 15 логического блока 9.Образование пг младших разрядов кода начинается с момента подачи сигнала с выхода схемы задержки 23 на первый вход триггера 24, При этом последний изменяет свое состояние, в результате чего с его первого выхода подается разрешающий потенциал на второй вход схемы И 17. Начиная с этого момента, импульсы с выхода нуль-органа 16 проходят через схему И 17 и подаются на первые входы схем И 25 и 26. В зависимости от того, ца каком из выходов 1 О цлц 11 логического блока 9 в это время имеется разрешающий потенциал, т, е. какому прямолинейному участку, возрастающему цли убываошей, кривых 1 илц 11 соответствует текуцьцй угол кодирующего барабаца 1, открывается одна из схем И 25 илц 26. В реверсцвцом счетчике 27 происходит либо сложение, либо вычитание импульсов, пост пающпх с выхода схемы И 17, в зависимости от того, какая цз схем И 25 или 26 открыта. Процессу сложеци цлц ьычцтания предшествует предварительная установка счетчика 27 в исходное состояние, что осуцествляется сигналами с выходов 10 илц 11 дифферецццрующцх цепей 30 и 31. Если в счетчике 27 предполагается осуществлять суммирование, он усгацавлцвается в цулевое состояцце, при котором во всех разрядах записываются нуль. В случае предполагаемого вычитания во все разряды записывается едшцца.После счета каждого сцгцала, поступающего с входа схем И 17, код счетчика 27 помощью преобразователя код - напряжение 28 преобразуется в постоянное напряжение, которое подается ца первый вход компаратора 35.Сигнал на второй вход компаратора 35 подается через вентиль 32 илц 33 и схему развязки 34 в зависимости от наличия разрешающего потенциала на выходе 12 или 13 логического блока 9, Этот сигнал представляет собой мгновенное значение выходного сигнала считывающего элемента 6 или 7.Компаратор 35 вырабатывает выходной сигнал при равенстве напряжения на выходе преобразователя код - напряжение 28 и амплитудного зцачецця выходного сигнала считывающего элемента 6 или 7, так как время задержки схемы задержи 18 Выбрано равным четверти периода переменного напряжения, питающего считывающие элементы 6 и 7.Если компаратор 35 не вырабатывает сигнала, соответствующего равенстю его входных сигналов, то процес сложения цли вычитания в счетчике 27 продолжается,При наступлении равенства выходной сигнал компаратора 35 поступает на второй вход триггера 24, который изменяет свое состояние. Схемы И 17, 25 и 26 прекраща 474831ют пропускать импульсы с выхода нуль- органа 16 на входы реверсивного счетчика 27. Код последнего соответствует младшим разрядам кода устройства и считывается с помощью схем И 29 сигналом, поступающим со второго выхода триггера 24, На этом процесс преобразования текущего у глового положения кодирующего барабана 1 в 1 п+гп)- ый разрядный код заканчивается. Для осуществления следующего преобразования необходимо вновь подать сигнал на вход 21 триггера 20,Разрешающая способность устройства оппределяется прежде всего точностью изготовления кодового рисунка на дорожке 3, которая находится в пределах от долей до единиц угловых минут. Если принять п=5 (из условия низких требований к точности функционирования электронной схемы), то для 12-ти разрядного цифрового преобразователя угла а=7, При этом кодовый рисунок дорожки 3 должен соответствовать шестому разряду, т, е. иметь 32 зубца. Число зубцов дорожек 2 соответствует пятому, четвертому и так далее разрядам,Малое число зубцов определяет простоту изготовления механической части устройства и небольшие габариты,Скорость преобразования составляет десятки-сотни микросекунд и определяется, в основном, числом последовательных операций и частотой переменного напряжения питания считывающих элементов, составляющей сотни килогерц. Предмет изобретения Преобразователь угол - код, содержащий кодирующий барабан с дорожками, относительно которых, за исключением младшей, размещены по Ъ"-развертке считывающие элементы, подключенные к формирователю (а - 2) разрядов кода, два дополнительных считывающих элемента, первичные обмотки которых подключены к источнику перемен 5 10 15 20 25 30 35 40 45 ного напряжения, а вторичные - к первому и второму входам логического блока, первый и второй выходы которого подключены к выходам п-ого и (и - 1)-ого разрядов кода устройства, нуль-орган, вход которого соединен с выходом источника переменного напряжения, реверсивный счетчик, входы которого подключены соответственно к выходам первой и второй схем И, а разрядные выходы - к входам преобразователя код - напряжение, выход которого соединен с первым входом компаратора, подключенного к первому входу первого триггера, первый выход которого соединен с первыми входами третьихсхем И, вторые входы которых подключены кразрядным выходам счетчика, а выходы - к выходам т разрядов кода устройства, отличающийся тем, что, с целью повышения точности работы устройства, в него введены дополнительно схемы И, схемы задержки, дифференцирующие цепи, триггер, вентили и схема развязками, причем выход нуль-органа соединен с первым входом четвертой схемы И и через первую схему задержки - с первым входом пятой схемы И, второй вход которой подключен к выходу второго триггера, а выход - к третьему входу логического блока и через вторую схему задержки - к первому входу второго триггера и второму входу первого триггера, первый выход которого соединен с вторым входом четвертой схемы И, выход которой соединен с первыми входами первой и второй схем И, третий и четвертый выходы логического блока подключены соответственно к вторым входам первой и второй схем И и через первую и вторую дифференцирующие цепи - к входам установки в нуль и единицу реверсивного счетчика, первые входы вентилей подключены к выходам соответственно первого и второго дополнительных считывающих элементов, вторые входы - соответственно к пятому и шестому выходам логического блока, третьи входы - к выходу первой схемы задержки, а выходы - через схему развязки - к второму входу компаратора.