Устройство для контроля логических блоков

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(22) Заявлено 180978 (21) 2665587/18-24 (5) М О 05 В 23/02 с присоединением заявки Мо(23) Приоритет Государственный комитет СССР ко делам изобретений и открытий(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ Изобретение касается изменений и контроля и может быть использовано для визуального контроля параметров логических блоков,Известны устройства для контроля логических блоков, содержащие контрольный щит, выпрямитель, диодный мост, индикаторы, усилитель, селекторы и синхронизаторы 1) . и (2 .Недостатком этих устройств является малая информативность и узкая область применения.Наиболее близким по технической сущности к предлагаемому является устройство 13, принятое за прото тип и содержащее первый и второй компараторы, входы которых соединены соответственно с первым и вторым входами устройства, первый и второй триггеры, выход первого триггера подключен к первым входам первого ключа и блока сравнения, выход второго триггера - к первому входу второго ключа и второму входу блока сравнения, выходы первого и второго ключей подсоединены через соответствующие регистры сдвига к первому и второму входам коммутатора, подключенным соответственно ко вторым входам перво,го и второго ключей, третий вход коммутатора подключен к выходу третьеготриггера, первый вход которого соединен с первым выходом распределителя импульсов, второй вход - с первым входом четвертого триггера и вто"рым выходом распределителя импульсов, подключенного первым входом квыходу первого делителя частоты, вторым входом - к первому входу первогоделителя частоты и к выходу блокасравнения, третьим входом - к третьему входу устройства, второй входпервого делителя частоты соединенс первыми входами первого и второготриггеров, вторыми входами регистровсдвига и выходом формирователя импульсов, подключенного первым входомчерез третий ключ к выходу, второгоделителя частоты, вход которого соединен с выходом генератора импульсов, выход четвертого триггераподключен ко второму входу третьегоключа и третьим входам. первого ивторого ключей, второй вход соединенс четвертым входом устройства и .стретьим входом блока сравнения, четвертый вход которого подключен к пятому входу устройства, второй входформирователя импульсов и второйвход второго делителя частоты подключены соответственно к шестому и седьмому входам устройства.Недостатком этого устройства являются ограниченные Функциональные возможности.Целью изобретения является расширение функциональных возможностей5 устройства,Это достигается тем, что в него введены счетчик, сумматор, генератор ступенчатого напряжения, а так- Я же первый и второй логические блоки, первые входы которых подсоединены к выходам первого и второго компараторов соответственно, вторые входы - к восьмому входу устройства, а выходы - ко вторым входам первого и второго триггеров соответственно, вход счетчика соединен со вторым выходом распределителя импульсов,а вы-, ход - с четвертым входом коммутатора и через генератор ступенчатого напряжения - с первым входом сумматора, подключенного вторым входом к выходу коммутатора.На чертеже приведена структурная схема устройства, на которой обозначе но первый и второй компараторы 1 и 2, первый и второй логические блоки 3 и 4, первый и второй триггеры 5 и б, первый и второй ключи 7 й 8, первый и второй регистры сдвига 9 и 10, ком- Др мутатор 11, сумматор 12, генератор ступенчатого напряжения 13, счетчик 14, блок сравнения 15, генератор им пульсов 16, первый делитель частоты 17, третий ключ 18, формирователь им- З пульсов 19, второй делитель частоты 20, распределитель импульсов 21, третий и четвертый триггеры 22 и 23, входы 24-29, выход 30, входы 31, 32 и выход 33 устройства.Устройство работает следующим образом.Устройство находится постоянно .в одном из двух режимов, в режиме записи, либо в режиме считывания информации, В обоих режимах с выхода гене ратора 16 на вход делителя 20 поступают импульсы опорной частоты. Делитель 20 имеет два выхода, на первом из которых формируются импульсы постоянной частоты, необходимые для 59 считывания информации, а на втором- импульсы с частотой, определяемой коэффициентом деления, установленным сигналами со входа 27 устройства, необходимые для записи информации. уРабота устройства в режиме записи.На вход 24 подается сигнал запуска, устанавливающий в исходное состояние триггер 23, а через блок 15 - делитель 20 и распределитель 21.Информация со входов 31 и 32 по- фо ступает на входы входных компараторов 1 и 2 квантующих сигналы относительно трех уровней напряжения, установленных для выбранной серии логических элементов входного напряжения 65 переключения, максимального напряжения логического фО" и минимального напряжения логической "11.В зависимости от значения сигнала, поступающего со входа 28 на входы блоков 3 и 4,. возможны два. режима квантования,В первом режиме сигнал, квантован-ный относительно входного напряженияпереключения, непосредственно поступает на вход "Зф триггера 5 или б.Во втором режиме сигнал на входахф 3 " - триггеров 5 и б определяетсяпо формуле:1 у 5 о Л 5 я51,где Ъа1 если входной сигнал превышает максимальный уровень логического "О", 51 щ 1, если входной сигналпревышает минимальный уровень логической "1" 52 - сигнал на выходетриггера,В обоих режимах квантования сигнал на входе "К" триггеров 5 и бполучается инвертированием сигнала,поступающего на вход "3 ", Второй ре.жим квантования необходим.для разли.чения трехуровневых сигналов илиоборванных проводов беэ увеличенияемкости регистров сдвига.Запись информации в триггеры 5или б осуществляется тактовым импульсом, поступающим с выхода Формирователя 19В зависимости от управляющего сигнала, поступающего на вход Формирователя 19 со входа 26, тактовые импульсы могут иметь следующий вид:,длщгельность синхроимпульса значительно меньше его периода.При этом триггер 5 или б принимает состояние, определяемое значением 5 в момент прихода импульса,что соответствует синхронной записи информации. Разность периода следования и длительности синхроимпульсов значительно меньше периода"акважность в 1/. При этом триггер 5или б сохраняет свое состояние, еслипериод синхроимпульса значение 5не менялось и изменяет на противоположное, если 5 менялось на время,достаточное для срабатывания триггера 5 или б. Это дает возможностьФиксации импульсов, длительностькоторых значительно меньше периодаквантования.С выхода триггеров 5 и б информация поступает на вход регистров 9 и10 на и в разрядов и записываетсяв них, но не считывается. Переходиз режима записи в режим считыванияосуществляется блоком 15.. В зависимости от сигнала на входе24 возможен переход в режим считывания по окончании сигнала запускана вход 24, либо в момент совпадения входных сигналов с кодом, поступающим на вход 25 устррйства, 765784В первом слу гае импульс со входа24 проходит беэ изменений на выходблока 15Во втором случае передний Фронтсигнала со входа 24 вызывает формирование логического "0" на выходеблока 15.Переключение в состояние логической "1" происходит в момент, когда свыходом триггеров 5 и 6 на входыблока 15 поступит в параллельноммоде информация, совпадающая с кодом,йриходящим с входа 25, В обоих случаях переход выходного сигнала блока15 из состояния логического "Оф в"1" вызовет. запуск делителя 20 на ии распределителя 21 на а разрядов.Через число тактов, равное произведению и на разность в и задержки,определяемой сигналом со входа 29на втором выходе распределителя 21формируется импульс, переключающийтриггеры 22 и 23 в состояние логической "1". При этом сигнал,.поступающий с выхода триггера 23 переключает ключи 7, 8 и 18 в состояниесоответствующее режиму считывания.Работа устройства в режиме считывания,Регистры 9 и 10 через ключи 7 и8 замкнуты в кольцо и информацияциркулирует в них не обновляясь.Коммутатор 11 подключает поочередно регистры сдвиГа 9, 10 и триггер22 на вход сумматора 12, на другойвход которого поступает сигнал свыхода генератора 13.(в общем случае по модулю К+1, гдеК - число каналов), Переключениесчетчика 14, коммутатора 11 и формирование новой ступеньки генератором 13 осуществляется одновременносигналом с первого выхода распределителя 21 один раэ за.несколькотактов работы регистров 9 и 10. Триггер 22 устанавливается в "0" сигналом с выхода первого разряда распределителя 21 и в п 1" сигналом с егодругого выхода. На выходе сумматора 12 Формируется ступенчатый сигнал,каждый уровень которого передаетинформацию, записанную в одном изрегистров 9, 10, либо двухуровневыйсигнал, формируемый триггером 22.Для наблюдения информации, записанной в регистрах 9, 10,необходимоподключить выходы 30 и 33 на внешний осциллограф.Использование признаков, перечно".ленных в отличительной части Формулы позволяет различить сигналы сзапрещенными уровнями; наблюдать.импульсы с длительностью менее периода квантования и случайные сигналы; выводить информацию, записан ную в регистрах сдвига анализатора,на экран осциллографа, то есть значи1 ельно расширить Функциональные воэ-можности устройства по сравнению сизвестными решениями. ч 3 ормула изобретения Устройство для контроля логических блоков, содержащее первый и второй компараторы, входы которых соединены соответственно с первым и вто 1 О 35 26 25 30 35 40 45 50 55 60 65 рым входами устройства; первый и вто"рой триггеры, выход первого триггера подключен к первым входам первого ключа и блока сравнения, выход второго триггера - к первому входу второго ключа и второму входу блокасравнения, выходы первого и второгоключей подсоединены через соответствующие регистры сдвигак первому ивторому входам коммутатора, подключенным соответственно ко вторым входам первого и второго ключей, третий вход коммутатора подклюЧен к выходу третьего триггера, первый вход которого соединен с первым выходом распределителя импульсов, второйвход - с первым входом четвертого триггера и вторым выходом распределителя импульсов, подключенного первым входом к выходу первого дели" теля частоты, вторым входом в . к первому входу первого делителя частоты и к выходу блока сравнения, третьим входом - к третьему входу устройства, второй вход первого делителя частоты соединен с первыми входами первогои второго триггеров, вторыми входамирегистров сдвига и выходом Формирователя импульсов, подключенного первымвходом через третий ключ к выходувторого делителя частоты, вход которого соединен с выходом генератора:импульсов, .выход четвертого триггераподключен ко второму входу третьего теля импульсов и второй вход второго делителя частоты подключены соответственно к шестому и седьмому входамустройства, о т л и ч а ю щ е е с я . тем, что, с целью расширения функциональных возможностей устройства, внего введены счетчик, сумматор, генератор ступенчатого напряжения, а также первый и второй логические блоки,первые входы которых подсоединенык. выходам первого и второго компараторов соответственно, вторые входы в .к восьмому входу устройства, а выходы - ко вторым входам первого и второго триггеров соответственно, вход счетчика соединен со вторым выходом распределителя импульсов, а выход - с четвертым входом коммуключа и третьим входом первого и второго ключей, второй вход соединен счетвертым входом устройства и с треть"им входом блока сравнения, четвертыйвход которого подключен к пятому входу устройства, второй вход Формирова- ф765784 Составитель Алексеев Редактор И,Бахметьева Техред Н,Барадулина Корректор О.КовинскаяЗаказ 6508/44 Тираж 956 Подписное ВНИИПИ Росударственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Рауюская наб., д. 4/5филиал ППП "Патент", г. Ужгорбд, ул. Проектная, 4 татора и через генератор ступенчатого. напряжения в с первым входомсумматора, подключенного вторымвходом к выходу коммутатора. Источники информации,принятые во внимание при экспертизе