Устройство для контроля логических блоков

146554 О,Режим сравнения сигналареакции на контакте проверяемого блока с эталоным сигналом "0" 0 ежим сравнения сигналаеакции на контакте проеряемого блока с этаонным сигналом "1" Возбуждение контактверяемого блока сигО 1 про- алом Возбуждение ко веряемого блок Возбуждение к веряемого бло синхронизации 4 акта просигналом кта проигналом он ка мента ИЛИ, и вторым входом схемысравнения.При проверке этим устройством логических блоков, имеющих элементыпамяти, могут возникнуть "гоночные"явления (наличие в данный момент .двух или более нестабильных обратных связей) между элементами памяти.Для исключения этих явлений при проверке логических блоков используютпротивогоночное кодирование таблицпроверки параметров блока. Противо Огоночное кодирование заключаетсяв учете временных характеристик.ке используются три набора сигналов,возбуждающих контакты проверяемогоблокаркоторые отличаются друг от друга тем, что во втором наборе присутствует сигнал "искусственный синхронизации", последний воздействует нате или иные элементы памяти логического блока.Наличие избыточных наборов припроверке логических блоков, имеющихэлементы памяти, увеличивает времяпроверки.Целью изобретения является сокращение времени проверки,Поставленная цель достигаетсятем, что в предложенном устройстве .каждый блок Формирования сигналовпроверки введены триггер синхронизации и шестой элемент и,соединенный первым входом с выходом схемысравнения, а вторым - с инверснымвыходом триггера синхронизации итретьим входом четвертого элемента И. Выход третьего - элемента И соединен со входом триггера синхронизации, прямой выход которого подключен ко второму входу пятого элемента И. Инверсный выход триггера состояния входа подключен к третьему входу элеменТа ИЛИ, выход которого соединен с первым входом схемы сравнения. Третий вход пятого элемента И и выход шестого элемента И являются соответственно вторым управляющим входом и индикаторным выходом блока Формирования сигналов проверки, которые соответственно подключены ко второму выходу блока управления и соответствующему входу блока регистрации.На чертеже показана структурная схема устройства.Оно содержит блоки 1 формирования сигналов проверки, триггер 2 состояния входа, триггер 3 включения, элементы И 4-9, триггер 10 синхронизации, элемент ИЛИ 11, схему 12 сравнения, блок 13 регистрации, блок 14 управления. Устройство работает следующимобразом,Блоки возбуждают определенныевходные контакты контролируемогоблока 15 и производят сравнение реакции схемы в соответствии с поступающими от блока ввода (на чертежене показан) сигналами тестовой программы и эталонными реакциями.Сигналами из блока ввода черезэлементы И 4-6 на триггерах 2,3,10каналов 1 могут устанавливаться кодыв соответствии с таблицей,Формула изобретения хУстройство для контроля логических фо блоков, содержащее блок регистрации, то блок ввода, блок управления и блоки вт формирования сигналов проверки соо50 по числу точек контроля логического - ра блока, выход блока регистрапии соединен с первым входом блока управления, первый ъиход-гбТорого соед нен-юпервыми управляющими входами блоковформирования сигналов проверки;подключенных выходами к соответствующим контрольным точкам логического блока, а информационными входами - к соот- . Испринятые1. АвтР 354415,2. Автопо заявке,кл. С 06 Ьчники информацйи,о внимание при эксрское свидетельствкл. С 06 Г 11/00,рское свидетельствР 2382083/18 - 24,15/46, 1976 (прот тизеССР отип),Выходы элементов ИЛИ 11 блоковсоединяются с соответствующими контактами блока 15. Если контакты блока 15 являются выходными (нулевоесостояние триггеров 2), то выходные сигналы с элементов ИЛИ 11 5образуют с сигналами на контактахблока 15 Функцию "монтажное И" (элемент ДОТ), При этом единичные значения сигналов на выходах элементовИЛИ 11, обусловленные поступлениемна вход элементов ИЛИ 11 единичныхсигналов с инверсных выходов триггеров 2, подавляются значением выходных сигналов реакции блока 15,т.е, на схемы 12 сравнения поступают сигналы реакции блока 15,Временные характеристики синхросигналов определяются сигналами с блока управления 14 на входахпятых элементов И блоков 1.Элементы И 9 блоков 1 блокируютложные сбои при возбуждении контактов блока 15 синхросигналами, Блокировка осуществляется нулевыми значениями сигналов, поступающих с инверсных выходов триггеров 10.Схемы 12 сравнения необходимыдля сравнения сигналов на контактахблока 15 с эталонными сигналами напрямых выходах соответствующих триггеров 2, причем осуществляется сравнение как выходных, так и входныхсигналов проверяемого блока 15. Сравнение входных сигналов блока 15 показывает возможные замыкания контактов этого блока между собой. В этом 35случае входные сигналы с выходовэлементов ИЛИ 11 образуют с сигналами замыкания контактов "монтажное И", и блок 13 регистрации сбоевФиксирует неисправность в блоке 15. 4 ЯТаким образом, устройство обеспечивает ускоренный по сравнению спрототипом контроль логических схем. ветствующим выходам блока ввода,управляющий выход которого соединен со вто ым входом блока управления,причем каждый блок Формирования сигналов проверки включает элементы И,ИЛИ, триггер состояния входа, триггер включения и схему сравнения, первый вход которой соединен с выходом блока формирования сигналов проверки, информационные входы которого соответственно подключены к информационным входам первого, второго и третьего элементов И, а первый управляющий вход - к управляющим входам первого, второго и третьего элементов И, выход первого элементаИ соединен со входом триггера состояния входа, подключенного прямым выходом к первому входу четвертого элемента И, выход которого соединен с первым входом элемента ИЛИ, выход второго элемента И соединен со входом триггера включения, выход которого подключен ко второму входу четвертого элеменТа И,первому входу пятого элемента И, соединенного выходом со вторым входом элемента ИЛИ, и вторым входом схемы сравнения, о т л и ч а ю щ е е с я тем, что, с целью сокращения времени-проверки, в каждый блок формирования сигналов проверки введены триггер синхронизации и шестой элемент И,соединенный первым входом с выходом . схемы сравнения, а вторым - с инверсным выходом триггера синхронизации и третьим входом четвертого элемента И, выход третьего элемента И соединен со входом триггера синхронизации, прямой выход которого подключен ко второму входу пятого элемента И, инверсный выход триггера состояния входа подключен к третьему . входу элемента ИЛИ, выход которого соединен с первым входом, схемы сравнения, третий вход пятого элемента И и выход шестого элемента И являют" ся соответственно вторым управляющим ),"- в одом и индикаторным выходом блока рмирования сигналов проверки, корые соответственно подключены ко. орому выходу блока управления ип ю-и д, - ,маниаки )ции./5 Фили ПЙП "Патент", г. Ужгород, ул. Проектн Тираж 751 ЦНИИПИ Государственного йо делам изобретений 113035, Москва, Ж, РаушПодписноомитета СС открытий кая наб.,