Функциональный аналого-цифровой преобразователь

ОЮЗ СОВЕТС СОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 16884 9) М 1 62 ГОСУДАРСТВЕННЫИ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯ амичеенина,К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Ямный В.Е. Аналого-цифровые преобразователи напряжений в широком дин ском диапазоне. - Минск, БГУ им. Л 1980, с, 114. 116.Авторское свидетельство СССР М 1248067, кл. Н 03 М 1/38, 1985.(57) Изобретение относится в автоматике, вычислительной технике, к функциональным преобразователям аналоговой формы информации в цифровую и может быть использовано в контрольно-измерительных иборах, измерителях амплитудно-частотх характеристик, анализаторах спектра,Изобретение относится к автоматике, вычислительной и преобразовательной технике, к функциональным, в частности логарифмическим, преобразователям аналоговой формы информации в цифровую.Изобретение может применяться в контрольно-измерительных приборах, логарифмических микровольтметрах, анализаторах спектра, измерителях уровней, затуханий, измерителях амплитудно- частотных характеристик и т.д,Цель изобретения - расширение динамического диапазона путем одновременного кодоуправляемого преобразования как селективных вольтметрах, в составе широкодиапаэонных функциональных аналогоцифровых преобразователей, в качестве и в составе устройств допускового контроля уровней, затуханий, АЧХ и т,д. Цель изобретения - расширение динамического диапазона преобразуемых напряжений, повышение точности и быстродействия преобразователя. Преобразователь содержит регистр последовательного приближения, перемножающий ЦАП, шину первого и второго преобразуемых напряжений, компаратор, тактовую шину и шину запуска, выходную шину, шину "Начало преобразования", шину "Конец преобразования", интегратор, блок выборки - хранения. Даны примеры реализации логарифмической и степенной функциональной зависимости аналог-код, пример реализации извлечения квадратного корня из отношения двух напряжений. 1 з.п, ф-лы, 1 ил,первого, так и второго преобразуемых напряжений, улучшение точности преобразования путем взаимной коррекции погрешностей блоков, преобразующих уровни первого и второго входных напряжений, улучшение быстродействия преобразования путем параллельного (одновременного) кодоуправляемого преобразования как первого, так и второго входных напряжений,На чертеже изображена структурная схема функционального аналого-цифрового преобразователя.Функциональный аналого-цифровой преобразователь (фиг,1) содержит регистр 1последовагельного приближения (РПП), перемножающий цифро-аналоговый преобразователь (ЦАП) 2, компаратор 3, ин 1 егратор4, блок 5 выборки - хранения (БВХ), шину бпервого преобразуемого напряжения, соединенную с первым входом ЦАП 2, шину 7второго преобразуемого напряжения, соединенную через интегратор 4 и БВХ 5 свторым входом ЦАП 2, шину 8 запуска, соединенную с входом запуска РПП 1, тактовую 10шину 9, соединенную с тактовым входомРПП 1, шину 10 "Конец преобразования" ивыходную шину 11, первый выход ЦАП 2соединен с первым входом компаратора 3,второй выход ЦАП 2 соединен с вторым входом компаратора 3, выход которого соединен с информационным входом РПП 1,выход "Конец преобразования" РПП 1 соединен с шиной 10 и управляющим входоминтегратора 4. выход "Начало преобразования" РПП 1 соединен с управляющим входом БВХ 5, информационные выходы РПП 1соединены с разрядными входами ЦАП 2 ис выходной шиной 11,ЦАП 2 выполнен двухканальным функциональным (ДФЦАП) и содержит дискретно управляемый аттенюатор (ДУА) 12,имеющий первый 13 и второй 14 цифровыевходы, первый вход 15 ДФЦАП 2 соединенс его первым выходом 16 через ДУА 12, блок 3017 инверторов, дискретно управляемый усилитель (ДУУ) 18, имеющий первый 19 и второй 20 цифровые входы, второй вход 21ДФЦАП 2 соединен с его вторым выходом22 через ДУУ 18, разрядные входы ДФЦАП2 через блок 17 инверторов соединены спервыми входами 13 и 19, а непосредственно с вторыми входами 14 и 20 соответственно ДУА 12 и ДУУ 18.Функциональный аналого-цифровой 40преобразователь (фиг,1) работает следующим образом.Первое преобразуемое напряжение 01поступает на шину б, второе 02 - на шину 7.На шину 8 подаются импульсы запуска, привязанные к тактовой последовательностишины 9. РПП 1 формирует два импульса -"Начало преобразования" и "Конец преобразования". Первым иэ них, поступающим50на БВХ 5, осуществляется запись нового 0значения напряжения, накопленного интегратором 4 эа предыдущий цикл преобразования. Импульсом "Конец преобразования"сбрасывается интегратор 4, а по з, вершении этого импульса вновь начинает интегрировать напряжение 02, Результатинтегрирования в 1-хщегл цикле преобр. зования будет использован в последующем цикле преобразования. впряжено. 0,1 может изленяться в широком дон мпчеслом дидг 1 аэоне, а наличие в его цепи интегратора 4 допускает наличие на входе шины 7значительной шумовой составляющей.РПП 1 в начале преобразования устанавливает во всех разрядах нули, а по окончании выборки в БВХ 5 - последовательноподает "1", начиная со старшего разряда, иработает по известному методу поразрядного уравновешивания, При изменении выходного кода Н РПП 1 по мере поразрядногоуравновешивания одновременно изменяются выходные напряжения Оэ 1 и Оз 2 соответственно ДУА 12 и ДУУ 18, поступающиена входы компаратора 3, и результат ихсравнения в текущем такте работы РПП 1компаратором 3 заносится в соответствующий разряд РПП 1 через его информационный вход, При изменении бита на г-мразряде (к) = (1,2,3,М) РПП 1 дифференциальное напряжение входов компаратора 3изменяется на величину 07, Поскольку в общем случае требуемая зависимость выходного кода Нв АЦП от входных напряженийфункциональнаяН Нт (01 02),то приращение 0 зависит от текущего кодаН РПП 10 =- О (Н). (1)В простейшем случае каждое приращение (1) формируется одной ячейкой, входящей либо в состав ДУА 12, либо ДУУ 18.Поэтому каждый из блоков 12 и 18 при заданном числе разрядов устройства содержит М/2 последовательно включенныхячеек, что обуславливает уменьшение времени установления напряжений Оэ 1 и Оз 2(при заданной точности) на входах компаратора 3 в два раза и улучшение быстродействия устройства. С другой стороны, призаданном быстродействии устройства, определяемом тактовой частотой на шине 9, эаодин такт (период тактовой частоты) установление входных напряжений компаратора 3 происходит с меньшей погрешностью.Возможны промежуточные варианты, когдапри некотором увеличении тактовой частоты достигается одновременное улучшениебыстродействия и улучшение точности преобразования,Отметим, что минимальная погрешность преобразования реализуется устройствол при изменении напряжения 01 вдиапазоне, равном диапазону измерениякоэффициента передачи Дд ДУА 12, и приизменении напряжения 02 в диапазоне,равном суммарному Дд и диапазона изменения коэффициен 1 а передачи ДУУ 18 Ду.Наличие искретно управляемого усилителя18 в цепи напряжения 02 позволяет приукаэанных сочетаниях входных напряженийувеличить синфазное напряжение входовкомпаратора 3 и тем самым уменьшить влияние его напряжения смещения на точностьпреобразования. 1688411женному в логарифмических единицах усилению ДУУ 18, равноВ(Н) =а "0".(4) Формирование величин (1) младшихразрядов с номерами 1 осуществляется дискретно управляемым аттенюатором (12) всоответствии с выражениемо = об - 0.Первое слагаемое обеспечивается одним разрядом первого входа 13 ДУА 12,соединенным с выходом 1-го инвертора, авторое слагаемое - одним корректирующимразрядом второго входа 14 ДУА 12, соединенного с входом 1-го инвертора. Выражение (2) описывает самокоррекцию в ДУА 12величины ОФ с помощью величины 0 дляуменьшения погрешности формирования О.Формирование величины (1) старшихразрядов с номерами ) осуществляется дискретно управляемым усилителем 18 и дискретно управляемым аттенюатором 12 всоответствии с выражениемО= О)"-03 -4 (3)Первое слагаемое обеспечивается одним разрядом первого входа 19 ДУУ 18,соединенным с выходом)-го инвертора, второе слагаемое - корректирующим разрядомвторого входа 20 ДУУ 18, соединенного свходом )-го инвертора. Третье слагаемоеобеспечивается корректирующим разрядомлибо первого входа 13 ДУА 12, соединенным с выходом )-го инвертора (знак "плюс"в (3, либо корректирующим разрядом второго входа 14 ДУА 12, соединенным с входом )-го инвертора (знак "минус" в (3.Выражение (3) описывает самокоррекцию 40погрешностей в ДУУ 18 (слагаемое 0) ивзаимную коррекцию ДУУ 18 с помощьюДУА 12 (слагаемое Оф.П р и м е р 1. Логарифмическая характеристика устройства аналог - код, В этомслучае величины (1) и корректирующие величины в (2) и (3) удобнее выражать в единицах затухания.Затухание ДУА 12 (фиг.1) 50А(Н) =аосЬ О,где а - коэффициент;а - основание логарифма,При а=20 и авеличина(4) выражена в децибелах.Затухание напряжения 02 относительно напряжения Озг (без потери общностикоэффициенты блоков 4 и 5 (фиг.1) принятыравными единице), численно равное выра(8) В конце преобразования текущего цикла выходной код РПП 1 Н = Нт, напряжениена входах компаратора 3ОЗ 1 ФОЮ (б)Из (4) и (5) следует01031 дтнт 7 у(9)02или после логарифмированияа Од - = А (Нт) + Ц (Нт), (10)01где величинаС(Н,) - А(н,)+ В(Н,) (11)показывает затухание напряжения 02 по отношению к напряжению 01.При линейной связиС(Н) ч Н, (12)где ч - разрешающая способность логарифмического АЦП,выходной код из (9), (10) и (11)Нт = - аоя,)- 1 01(13)ч 02пропорционален логарифму отношенияпреобразуемых напряжений и показывает затухание напряжения 02 по отношению к 01.ДУА 12 и ДУУ 18 могут быть реализованы аналогично авт.св. СССР М 1487189. ВДУА 12 цифроаналоговые преобразователикод - ток и операционные усилители соединены по схеме с ослаблением. В ДУУ 18 ЦАПи ОУ соединены по схеме с усилением,В ДУА 12 предусматриваются разрядыв весами Ао первого входа 13, корректирующие разряды А 1 к первого входа 13 либовторого входа 14, корректирующие разрядыс весами Ак второго входа 14.В ДУУ 18 предусматриваются разряды свесами Во первого входа 19 и корректирующие разряды В)к второго входа 20. Указанные величины рассчитывают аналогичноавт.св. СССР М 1487189. Величины Аь и Аавыбирают из дискретного множества (А) реализуемых ДУА 12 перепадов ослабления всоответствии сА - Ао-А 1 к кС 1, (14)где С - требуемый перепад затухания, управляемый битом 1-го разряда ДФЦАП 2.Погрешность выражения (14)Ь - А. - С (15)(22) 40 М 1+М 2 получаем 23 50 удовлетворяетМ Йа, (16) где Ра - дискретность множества (А).Величины Во и Вр выбирают из дискретного множества (В) реализуемых ДУУ 18 значений, а величину А 1 к - из множества (А) так, чтоВ 1 = В 1 -В 1 к Ак С 1, (17) где С - требуемый перепад усиления, управляемый битом )-го разряда ДФЦАП 2, Погрешность выражения (17)Д = В 1 -С 1 (18) также удовлетворяет (16), поскольку слагаемое А 1 к в (17) выбирают иэ множества (А) с дискретностьюВа ЙЬ, (19) где йь-дискретность множества (В).Этим достигается улучшение точности ДФЦАП и всего устройства в целом.П р и м е р 2. Степенная характеристика аналог - код. Пусть связи входов 14 и 20 отсутствуют. Пусть ДУА 12 реализован аналогично формированию соединенных рядов и содержит М 1 последовательно соединенных ЦАП и ОУ по схеме с ослаблением, а ДУУ 18 содержит М 2 последовательно соединенных ЦАП и ОУ по схеме с усилением. Входы 13 и 19 соединены поразрядно параллельно. Тогда%Н;откуда, возведя обе части в степень( )Нт =Н.( - )где Йт - Но-Н - инверсия кода Нт,Но - емкость ЦАП.В частном случае, кода М 1 = М 2 = 1, т,е. в ДУА и ДУУ по одному ЦАП, устройство реализует функцию извлечения квадратного корняНТ =Но 02 (24)ОФормула изобретения1. Функциональный аналого-цифровой преобразователь, содержащий регистр последовательного приближения,входзапуска которого является шиной запуска, тактовый вход является тактовой шиной, выход конца преобразования - шиной "Конец преобразования", а информационные выходы соединены соответственно с разрядными входами перемножающего цифроаналогового преобразователя, первый вход которого является шиной первого преобразуемого напряжения, первый выход соединен с пер. вым входом компаратора, выход которого соединен с информационным входом регистра последовательного приближения, о тлича ю щийся тем, что,сцельюрасширения динамического диапазона преобразуемых напряжений, повышения точности и быстродействия преобразователя, в него введены интегратор и блок выборки и хранения, управляющий вход которого соединен с выходом "Начало преобразования" регистра последовательно приближения, выход подключен к второму входу перемножающего цифроаналогового преобразователя, а информационный вход - к выходу интегратора, управляющий вход которого подключен к выходу конца преобразования регистра последовательного приближения, а информационный вход является шиной второго преобразуемого напряжения, при этом второй выход перемножающего цифроаналогового преобразователя соединен с вторым входом компаратора, а разрядные входы являются выходной шиной.2. Преобразователь по п.1, о т л и ч а ющ и й с я тем, что перемножающий цифроаналоговый преобразователь выполнен на блоке инверторов, дискретно управляемом усилителе и дискретно управляемом аттенюаторе, выход которого является первым выходом перемножающего цифроаналогового преобразователя, вторым выходом которого является выход дискретно управляемого усилителя, первые входы которого обьединены с соответствующими первыми входами дискретно управляемого аттенюатора и соединены с соответствующими выходами блока инверторов, входы которого бъединены с соответствующими вторымходами дискретно управляемого усилителдискретно управляемого аттенюатора являются соответствующими разрядными входами перемножающего цифроаналогового преобразователя, первым и вторым входами которого являются третьи входы дискретно управляемого аттенюатора и дискретно управляемого усилителя соответственно,1688411Составитель А, Самойленко Редактор М. Кобылянская Техред М.Моргентал Корректор Н "ороль Заказ 3717 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., 4/5Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101