Арифметическое устройство

Номер патента: 1635172

Авторы: Изосимов, Седов, Шиллер

ZIP архив

Текст

(19 06 Р 7/38, 7/50 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОтН 1 ЭЫТИПРИ ГКНТ СССР(57) Изотельнойвано прнст ой т Р 1 ОВ.П. Сед тен тиос ся Вагурин И,И,И.: Радио ирис. 3.12 б.ьство СССРГ 7/38, 7/50,1 12 1984 Иэобретеьяой техн няемойричем код операции, выпеским устройством,нольца зовано прн поси устройств обмацки,Цель изобре соо выч пер ном етствует сл анию; С и Р менные; С " оде. нию- сокращение ап паратных затрат,На фиге 1 предсхема алгоритмаустройства; на финая схема; на фикретного исполне авлена графинботы арифметич когоур о с на он кон- ьной 3 в ния функ ого арнеског азряд мет ва г. устройсф На фи дующие о второй и соотв Б(К) - з перации;боз ведены сле пе чения:ранды и первы ВиКрезультание относится к вычислинке и может быть испольтроении процессоров ЭВИ работки цифровой инфорАРИФМЕТИЧЕСКОЕ УСТРОЙСТВО технике и может быть использопостроении процессоров ЭВИ и у р с и обработки цифровой информации. Цель изобретения - сокращение аппаратных затрат, Указанная цель достигается тем, что в арифметическое устройство, содержащее схему сравнения, сумматор по модулю два, узел форюрования знака, группу сумматоров по модулю два, узел формирования суммы и разности и узел формирования переноса, введен коммутатор чисел с соответствующими связями. 3 ил. промежуточные исло С в дополнитель Обработка операндов производится следующим образом (фиг. 1).Сначала сравниваются модули операндов, после чего переменной С присваивается значение меньшего числа, а переменной Р " большего. Затем анализируются знаки операндов и код операции. При выполнении вычитания чисел с одинаковыми знаками и сложения чисел с разными знаками производится преобразование меньшего числа в дополнительный код, а затем сложение его с большим. 11 ри выполнении вычитаниячисел с разными знаками и сложения чисел с одинаковыми знаками числа складываются без преобразования. Результат операции всегда получается в прямом коде.Арифметическое устройство (фиг.2) содержит схему 1 сравнения, сумматор 2 по модулю два, узел 3 формирования знака, группу 4 сумматоров по модулю два, узел 5 формирования су-.тмы и разности и узел 6 формирования переноса, причем входы первой группы схемы 1 сравнения соединены с входами 7 разрядов первого операнда устройства, в;рвый вход сумматорапокод,лю лва соединен с входом 8 . т,т " вт.рвого лоранда устройства и тт.в .ч ктт,том узла 3 формирования знак- гторой и третий входы сумматор 2 чо мод.т:по ро дз,ч с;- Е,птттещ т с тт ч г" т 1 т тття к,р го операнда усгрттФ;твд ч с з,опттм 10 кода опарацип соответственно, выройюучла 3 то тмттг тттт,чтштт .тцчха сот.д 1 тттт с т тхд,о т Н т болт,пц 1 т т" .трт 1 т 2 с РаВНВНИЯ, а ЕГО ВЫХОД ПОДКЛЮЧЕН т: выходу 11 знака устро."тств-.т. т втгхо "Больше" схемы 1 сравнения спади н с выходом 12 результата сравценна устройства, выходы группы 4 сумматоров во модулю два соединвны с соответствуницими входами первой группы узла 6 Формирования переноса, входы первой группы узла 5 формирования суммы и разности соединены с соответствующими выходами узла 6 формирования переноса,35 выходы узла 5, формирования суммы и разЯОсти соединены с выходаФВ 3 13 раз радов результата устройства, Кроме того, ариФметическое устройство содержит коммутатор 14 чисел, причем ннФормациоапые входы первой и второй групп коьваутатора 14 чисел соединены с входами 7 и 15 разрядов первого и второго Операмдоэ устрОЙства соответ а 5 утаенно, вход управления коммутатора 14 чисел соединен с выкодом "Не больше" схемы 1 сравнения, выходы первой группы коммутатора 14 чисел соединены с входами второй группы узла 5 форми О рования суммы и разности и с входами второй группы узла 6 формирования переноса, выходы второй группы коммутатора 14 чисел соединены с первыми входами группы 4 сумматоров по модулю два, устройство также содержит элемент55 16 ИСКДОЧАЮЩЕК ИЛИ, первый вход которого соединен с выходом переноса уза 6 формирования переноса, а выход подключен к выходу 17 переноса устройства, выход сумматора 2 по модулюдва соединен с третьим входом узла 3формирования знака, со вторыми входами группы 4 сумматоров по модулюдва, с входом переноса узла 5 формирования суммы и разности, с входом переноса узла б формирования переноса исо вторым входом элемента 16 ИСКЛЮЧАЮЩЕЕ ИЛИ, входы второй группы схемы 1сравнения соединены с входами 15 раэрядов второго операнда устройства, авходы третьей группы узла 5 формироваши суммы и разности соединены с соответствующими выходами группы 4 сум:аторов по модутптт два, учел 3 форци,ования знака ст.,втержит элемент 18 И-НЕи элемент 19 РАВНОЗНА 1 НОСТЬ, причемпервый вход элемента 19 РАВНОЗНАЧНОСТЬюдключен к первому входу узла 3 формирования знака, первый и второй входы элемента 18 И-НЕ подключены ко второму и "тетьему лхотта. узл,ч 3 формирования знака .,зт.т;:твеннто, ото";.элемента 18 И-НЕ соединен со вторымвходом элемента 19 РАВНОЗНАЧНОСТ 1выход которого подклочет. к выходула 3 формирования знака,Устройство работает следующим образом.Первый и второй операнды, представленные в прямом коде, поступают навходы 7 и 15, а их знаки - на входыВ и 9 соответственно. Схема 1 сравнения определяет какое из чисел меньшеи вырабатывает соответствующий сигналкоторый поступает на управляющий вхт,коммутатора 14 чисеп. Коммутатор 14чисел коммутирует первый и второйоперанды таким образом, что большийиз них поступает на входы второй группы узла 5 и входы второй группы узла6, а иеньаий - ва первые входы группы 4 сумматоров по модулю два. Сумматор 2 по модулю два вычисляет логическую функцию 6 8(А)9 Я(В)(+) КОП,которая принимает единичное зачение1при сложении чисел с разными знакамии при вычитании чисел с одинаковымизнаками, Лог. "1" на выходе сумматора2 по модулю два разрешает группе 4сумматоров по модулю два инвертировать меньшее по абсолютной величинечисло, а узлам 5 и 6 - прибавить единицу в младшем разряде для переводаменьшего по модулю числа в дополнительный код. Лог, "1" на выходе сумматора 2 по модулю два, поступая навторой вход элемента 16 ИСКЛЮЧАЮЩЕЕ ИЛИ, разрешает инвертирование сигнала переноса из старшего разряда, формируемого узлом 6Если логическая функция, вычисляемая сумматором 2 по модулю два, принимает нулевое значение, которому соответствует лог."0",то меньшее по модулю число поступаетна входы первой группы узла 5 и входы первой группы узла 6 без преобразования, а на входы переноса узлов 5 и 6 и ца второй вход элемента 16 ИСКЛЮЧАЮ 1 цЕЕ ИЛИ поступает лог. "0", Узел 3 формирования знака реализуетлогическую Функцию Б(К) =Б(А) О+6 М,10 где 6 - логический сигцал на выходе сумматора 2 по модулю два, а М - логический сигнал на выходе "Не больше" 20 схемы 1 сравненияПринцип действия узла 5 Формирования суммы и разности и узла 6 формирования переноса широко известен и описан в (1). 25Конкретный вариант построения устройства (Фиг. 3) содержит сумматоры 20 по модулю два, мультиплексоры 21 и элемент НЕ 22, образующие схему 1 сравнения, двугиправленцые ключи 23 и 30 элемент НЕ 24, образующие коммутатор 14 чисел, сумматоры 25 пе модулю два, образующие узел 5 формирования суммы и разности и мажоритарные элементы 26, Образующие узел 6 формирования переноса.Формула изобретенияАрифметическое устройство, содержащее схему сравнения, сумматор по модулю два, узел формирования знака, 40 группу сумматоров по модулю два, узел Формирования суммы и разности и узел формирования переноса, причем входы первой группы схемы сравнения соединены с входами разрядов первого Опе 45 ранда устройства, первый вход сумматора по модулю два соединен с входом знака первого операнда устройства и с первым входом узла формирова 1.ия знака, второй и третий входы с.мматора по модулю два соединены с вхо,.;ом знака второго операнда устройства ивходом кода операции соответственно, второй вход узла Формирования11 11 знака соединен с выходом Не больше схемы сравнения, а его выход подклю" чен к выходу знака устройства, выход "Вольше" схемы сравнения соединен с выходом результата сравнения устройства, выходы группы сумматоров по модулю два соединены поразрядно с входамипервой группы узла формирования переноса, входы первой группы узла формирования суммы и разности соединеныпоразрядно с выходами узла Формирования переноса, выходы узла формироьания суммы и разностц соединены с выходами разрядов результата устройства, о т л и ч а ю щ е е с я тем, что,с целью сокращения аппаратных затрат,оно содержит коммутатор чисел и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, а узел формирования знака содержит элемент И-НЕ иэлемент РАВНОЗНАЧНОСТЬ, причем информационные входы первой и цторой групц 1коммутатора чисел соединены с входамцразрядов первого ц второго операндовустройства соответственна, вхоп управления коммутатора чисеп соед 1.цен с выходом Не больше" схемы сравцегцц 11 выходы первой группы коммутатора чиселсоединены с входамц второй группы узла формирования суммы ц разности и свходами второй группы узла формирования переноса, выходы второй группыкоммутатора чисел соединены с первыми входами группы еум:п 1.тороп цо модулю два, первый вход элемента ИСКл 1011 ЛЮЩЕЕ ИЛИ соединен с выходом переносаузла Формирования переноса, а выходэлемента ИСКЛЮЧАЮ 1 цЕЕ ИЛИ подключен квыходу переноса устройства, выход сумматора по модулю два соединен с -ретьим входом узла формирования знака,со вторыми входами группы сумматоровпо модулю два, с входом переноса узлаФормирования суммы и разности, с входом переноса узла формирования переноса и со вторым входом элемента ИСКЛЮЧАЮЦЕЕ ИЛИ, входы второй группы схемысравнения соединены с входами разрядоввторого операнда устроиства, а входытретьеи группы узла Формирования суммы и разности соединены поразрядно свыходами группы сумматоров по модулюдва, первыи вход элемента РАВНОЗНАЧНОСТЬ узла формирования знака подключен к первому входу узла формирования знака, первый и второй входы элемента И-НЕ узла формирования знакаподключены ко второму и третьему входам узла формирования знака соответственно выход элемента И-НЕ узла формирования знака соединен со вторымвходом элемента РАВНОЗНАЧНОСТЬ узла,выход которого подключен к вь 1 ходу узла формирования знака.(4) 7 Заказ 756ВНИИПИ Гос Составитель Ю. ВаракТехред Л.Олийнык твенного комитета по иэобретениям и открытиям пр 113035, Москва, Ж, Раушская наб., д. 4/5

Смотреть

Заявка

4663106, 15.03.1989

ПРЕДПРИЯТИЕ ПЯ М-5199

ИЗОСИМОВ ОЛЕГ АЛЕКСАНДРОВИЧ, СЕДОВ ВИКТОР ПЕТРОВИЧ, ШИЛЛЕР ВИКТОР АЛЕКСАНДРОВИЧ

МПК / Метки

МПК: G06F 7/38, G06F 7/50

Метки: арифметическое

Опубликовано: 15.03.1991

Код ссылки

<a href="https://patents.su/5-1635172-arifmeticheskoe-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Арифметическое устройство</a>

Похожие патенты