Последовательный сумматор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК БО 1633392 А 1(11) 5 С 067/9 ОПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГННТ СССР К А ВТОРСКОМ, СВИДЕТЕЛЬСТВУ(57) После;га т ел, Су."ГГатр отцосцтс 5 к ВчислТельно техникеМоЖет б 1 Пи ПС ОЛЬ овсц для ПостргЕНЦЯ СП Сад ГР ОнаЕГХ ГЧЦСГтЕЛЬгх устростг, 1. и обретенп 5расулр сГе , кинов.".эх во.игноСтс а СЧЕ Г ЦЦо.ПС ЦЦ ОП ЕРЯПИИ ГЬделенця Гогьго ЯСа г ДВУХ чиселс. уе т о м и х ц а к о, Гслд о еа т ел ьГгп сумвтор с 5 срГцт трети когтат ор 1, четгер т 1 кгута тор ", реГ с т р 3, б.е4 Гр Г Гр л а и ГГЯ В ц к о -Вьгх сцгпалог, блок 5 Ьорроацця до1633392 полцительных сигналов, триггер 6, первый элс мент ИЛИ 7, первый элемент НЕ 8, второй элемент НЕ 9, первый элемент И 10, второй элемент И 11,тре 5 тий элемент И 12, второй элемент И.И 13, первый коммутатор 14, пятый коммутатор 15, второй коммутатор 16, шестой коммутатор 17, тактовый вход 18 сумматора, вход 19 начальной Изобретение относится к вьиислительной технике и может быть использовано для суммирования, вычитания,выделения большего числа из двух чиФсел с учетом их знаков, представленных многоразрядным последовательнымкодом золотой пропорции,Цель изобретения - рлсширепефункциональных возможностей зл счетвыполнения операций вьделеция большего числа из двух чисел с учетом их25знаков.На чертеже приведена схема последоват ель ного с умма т ора.Последовательный сумматор содержиттретий 1 и четвертый 2 коммутаторы,30предназначенные для управления режимом работы последовательного сумматора, регистр 3 для промежут оч ног охранения дополнительных сигналов исигнала знака сумми (разности), блок 354 формир овл ния знаковых сигналов дляформирования знака операции и знакасуммы (разности), блок 5 формирования дополнительных сигналов дпя формирования дополнительных сигналов исигнала суммы (рлзности), триггер 6,первый элемент ИЛИ 7, первый. элементНЕ 8, второй элемент НГ 9, первый элемент И 10, второй элемент И 11, третий элемент И 12, второй элемент45ИЛИ 13, предназначенные для формирования сигнала, определявшего большеечисло из двух чисел с учетом их знаков, первый коммутатор 14 для коммутации большего числа, пятый коммутатор 15 для коммутапии знака большегочисла, второй коммутатор 16 дпя коммутации сигнала сумми (разности)или большего числа, шестой коммутатор 17 дпя коммутации знака суммы(разности) или знака большего числа,тактовый вход 18 сумматора,предназначенный для синхронизации режима установки сумматора, вход 20 знака первого операнда сумматора, вход 21 знака второго операнда сумматора, вход 22 задания вида операции сум 1 лторл, вход 23 пер вого оп ерл цдл сумматора, вход 24 второго операнда сумматора, выход 25 результата сумматора, выход 26 знака сумматора, 1 ил . записи регистра 3, вход 19 начальной установки сумматора,предназначенный для обнуления регистра 3, входы 20 и 21 знака первого и второго опе - рандов (Х, У) сумматора соответственно, предназначеццые для формирования знака операции и результата, вход 22 задания вида операции сумматора, предназначенный для выброса выполняемой операции, входи 23 и 24 первого и второго операндов (Х, У) сумматора соответственно, предназначенные для формирования результата операции, выход 25 результата сумматора, предназначенныйй для вывода результата операции, выход 26 знака сумматора, предназначенный для вывода знака результата операции.Кроме того, сумматор содержит входы 27-33 разрядов с первого по седьмой информационного входа регистра 3, входы 34 и 35 разрешения записи и установки в 0" регистра 3 соответственно, управляюгий вход 36, первый 37 и второй 38 информациоцние входы блока 4 формирования знаковых сигналов, выходы 39-45 разрядов с первого по седьмой регистра 3 соответственно, второй 46 и первый 47 выходы блока 4 формирования знаковых сигналов,входы 48-56 разрядов с первого по девятый входа блока 5 формирования допопнительных сигналов соответственно,выходы 57-63 разрядов с первого по седьмой выхода блока 5 формирования дополнительных сигналов соответственно, управлявгий вход 64, первый 65 и второй 66 информационные входы коммутатора 14, упрлвлявгий вход 67, первый 68 и второй 69 информационные входы коммутатора 15 соответственно, выходи 70 и 71 коммутаторов 14 и 15 соответственно,первый 72 и второй 73 информационныевходы,управляюпой вход 74 комиутатора 16, управляющий вход 75, первый76 и второй 77 информационые входы коммутатора 17Сущность и физическая возможностьвыделения большего из модулей двухчисел, представленных последовательными кодами золотой пропорции, поступающих со старших разрядов, заключа -ется в следующем.Любое число в коде золотой пропорции имеет несколько форм предстлвле -ния, поэтому по первой старщец значащей цифре из двух чисел нельзя достоверно определить, какое число больше.При выделении большего из двух чиселс учетом знаков необходимо вначалепроизводить анализ знаков чисел . Если знаки обоих чисел положительные, 20розводитс выделение болыяегочисел. Если знаки обоих чисел отрицательные, то для впелеия большегоиз двух чисел необходимо выделятьмодуль меньшего числа. Если знаки 25обоих чисел неодинаковые, то выделятьнеобходимо положительное чисто. Знакрезультата будет зцдкои того числа,которое выделяется в качестве большего. Таким образом, ддлзируя знакипостудюших операндов ц управляя соответственно выделеием разрядов чисел, можно выделить больяее число сучетом знаков.1 оследовдтельи сулдтор работает35следукщим обра зои,При вьполце сложеция (вычитания) требуется цд вход 2 подать нулевой сигнал, которнй управляет коммутаторами 1, 2, 16 и 17, прц этом выход 25 подключается к входу 63 р азряда блока 5 формир овация дополнительных сигналов, а нд выход 6 подключается выход 45 разряда регист ра 3, входы 20 и 21 знаков подключаются к входам 37 и 38 блока 4 . Лальнейшая работа суимдторд при вьолцении операции сложения (вычитания) приведена в известнои суиилторе. 50При выполнении операции вьпелеия большего числа ца входпоступает единичный сигнал, которнй подключает через коммутаторы 1 и 2 к входам 37 и 38 блока сигналы логического нуля и логической единицы соответствеццо, а через коммутаторь 16 и 17 к выходам 25 и 26, - выходы кои;утдторов 14 и 15. При операции выделения болыцего число из двух положительньх чисел на входы 20 и 21 поступают сигналы логического нуля. Сигнал, определя - ющий большее число из модуля двух чисел, формируется нл выходе элемента ИЛИ 7 аналогичнозвестноиу сумматору. Пусть число Х больше слд У,при этом на выходе элемента ИЛ 11 7 формируется сигнал логической единицы, которь поступает нд первый вход элемента И 10, на второй вход которого поступает единичный сигнал с выхода элемента НЕ 8, вследствие. чего на выходе элемента ИЛИ формируется единичный сигнал, которнй подключает на выход коммутатора 14 большее число Х, которое через коммутатор 16 поступает на вьход 25. При этои на выход 26 поступает зцдк больрего числа.Рассмотрим трц варианта работы последовательного сумматора при операции выделения бгльщг го числа из двух отрицательнх чисел, при этом нл входы 20 и 21 поступают сигналы логической едицицы. Пусть число У по модулю больше числа Х, при этом нл выходе элемента ИЛИ 7 Лорирустся сигнал логического нуля, которнц поступает на первый вход элеиецтд И 10 и через элемецт НЕ 9 ца второц вход элемента И 12, цл первый вход которого поступает сигап логической едцицн. На выходе элемента И 12 формируется сигнал логическоц единицы, которнй пере - дает ца выход 25 оперлцд Х.Пусть операнд Х цдицого больше по абсолютцой величине операцдд У, при этом операнд У цл вход суиматора не поступает. В этом случае цл инверсном выходе триггера 6 присутствует сигнал логическоц едиы, который поступает цд первый вход элемента И 11, на второй вход которого поступает сигнал логического нуля. Пл второй вход третьего элемента И 12 поступает сигнал логического нуля, цд второй вход элемента И 1 О поступд т нулевой сигнал через элемент НЕ 8. таким образом, цл выходе элемента ИЛИ 13 присутствует сигйал логического нуля, вследствие чего ца выходе 25 формируется код большего операнда У. Нд выходе 26 формируется елицичцнй сгдп, определяющий отрдте,нй злк числа.Пусть операндл.1 ого болыпе по абсолютной велцчцце операнда Х, На выходе элемента ИЛИ 7 присутствуетсигнал логического нуля, который через элемент НЕ 9 постуззлет ца второй вход элемента И 12, цл первьй вход которого поступает сигцлп логиче -5 ской единицы с входя 1, таким образом, ца выходе 25 гормзруется код1операнда Х.Рассмотрим работу последовательного сумматора при операции выделе ния больгего числя из двух: операнд У по абсолютной величине Голге и отрицлтельцьд, Гранд Х - положительный, Нд выходе элемента ИЛИ 7 формируется сигнал логического нуля, 15 которьд через элемент НЕ 9 поступает на второц вход элемента И 1, ца первый вход которого поступд"т сигндс с входа 21, таким образом, л выходе 25 формируется код Гольего числя Хс учетом знаков.Рассмотрим работу последовятечь - ного с.умматорд при операни выделеня больпего числа из двух; опердцп Х по абсолютной величине больше и 25 отрицательный, оперяцп у - ц 1 покительный. В этом случае ца выходе лемента ИЛИ 7 формируется епничцый сигнал, которьпз, пройдя через эле - мент НЕ 9 поступает нугевм сигнл лом на входи элементов И 11 и 12. Единичцьд сиглл с входя 20 псступает на элемент НЕ 8 где ицвертируется, Нулевой сигцдл с элемента НЕ 8 поступает на вход элемента И 10, вследствие чего на ьзнходе его Формируется нулевой сигнал. Таким образом, цд вход 25 подается код операнда У, л на выход 2 г - знак операндл40Формула изоГре.ения Последовательцьдз суматор, содержадий первьд и второй элементы ИЛИ, первый и второй коммутаторы, блок Формирования дополнительных сигналов,блок формирования знаковОс сигналов и регистр, причем выходы с первого по шестой разрядов выхода блока ормирования дополнительнх сигцдлов соеди 50 иены с входами сосзтветствуюгих рлзрядов информационного входа регистра, выходы с первого по шестой разрядов которого соединеци с вхопамц соответствующих разрядов входа блока формирования дополнительных сигналов,55 выход шестого разряда регистра соединен с управляющлм входом блока Формирования знаковых сигналов, первый выход которого соедицец с входом седьмого разряда вхсдл блока Формировднгядополнительных сиг цдлов, второй входблока формирования знаковых сигналовсое 1 ицец с входом седьмого разряда ицформдционного входя регистра, входь восьмого и дезятогг разрядов хода блока формировлция понгинтел,ньх сигялов соединены с зх 1 дл 1 и соответственно первого и второго операндовсуммдторд, зход цллльцой установкикоторог соединен с в.содом устд 1нонки в 0 регистра, вход рл зрегедзя.ззциси которогс соединен с. тактовымвходом суммдторд, и рвнй и второй ин 1,армяиоцье гзхо 1 первсго коммутдто -РД СОЕДЦЦЕЦН С З ОдаИ С ОтЗвгСТВСНцо первого и втрГО црдцпов г.;имятордвыход с едьмог 1 д р 51/д з хсз - да б.окд формирозлшя поплцитг ьцнх с 11 гцдов соединен с ирц з ицссрмдци - оццым ,ходом второго ко 1 язутдторд, второй ицформдциоцьчг зхоп 1 с торс О соединен с яхолом первого г .смутдторл, вход злдл ция в 1 д оц ердцц с. умид торя соединен с упрдвляюгим входом второ 0 1 оммутлторл зыхсд кзтгрз яз;я ется выходом рг зупьтдтд суммдт;рл, з- ходы шестых р;:зрядов ьчгхо;л б.д сср- МИРОВДЦИЯ ДОПОЛЬЧтЕПЬЦ ГХ Сц 115 О Ирегистрд гдицеп соотв тстзецц сцервьм и вторым вхдд 1 и игр вРГ .1 сз - мента 1 Ш 11, о т л и ч д ю г и й с. я тем, что, с елью рлс.щирсния ФуцкцоЦДЛЬЦХ ВОзм".+ЦОСТЕ 1 ЗЛ СЧЕТ ВДОЛ -НС ЦИ 51 Оп ЕРСдий ЗПС Сцц1 . Ь СЗГ с 1 С.д из двух чисел с учетом х зцсзкоз,Он содержит третий е г В с р тьи пн -тнй и шестой коммутаторы, триг ер,первый и второй эгемецт Н 1:, псрвнй,второй и тре".ии элементы И, причемвход .зцдкд первого пердц,л суммдторасоединен с первь 1 ццформяциоцдчм входом третьего коммутатора, выход которого соединец с первым знЛгрлдционным входом блока сормировлнзя знаковых сигналов второй инсгр,"1 яОцный зхо; которого соединен с вьхсдом четзертого ко.мутсторсз, перяд 1 ндгр 1 з - 1 И ОННЬ 1 ВХОД КОТ ОЛОГ О С ОЕЗПНЕЦ С НХО дом зцдкд второго операнда сум 1 зторд, с первым входом третьсго эемецта И, выход пятого коммутатора сос,ивен с первым ицЬордцзоннм входомшестого коммутатора, управляюийвход которого соединен с уцрявляюдзм входом второго коммутатора, утрзнляицче входы первого и пятго комутдто10 1633392 Составитель А.КлюевТехред М.Дидык Корректор Л. Патай Редактор Н . Т упица Заказ 617 тираж 397 Подпис коеВНИИПИ Государственного комитета по изобретениям и открытиям при ГЕНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул, Гагарина, 101 ров соединены с выходом второго элемента ИЛИ, первый вход которого соединен с выходом второго элемента И,первый вход которого соединен с инверсным выходом триггера, второй входвторого элемента И соединен с выходомвторого элемента НЕ и с вторым входомтретьего элемента И, выход которогосоединен с вторым входом второго элемента ИЛИ, третий вход которого соединен с выходом первого элемента И,первый вход которого соединен с выходом первого элемента ИЛИ и с входомвторого элемента НЕ, второй вход первого элемента И соединен с выходомпервого элемента НЕ, вход которогосоединен с первым информационным входом третьего коммутатора, с первыминформационным входом пятого коммутатора и с третьим входом второгоэлемента И, входы установки в "1" и в "0" триггера соединены соответственно с входом второго операндасумматора и с входом начальной уста - 5новки сумматора второй инЛормационный вход третьего коммутатора соединен с входом потенциала логическогонуля сумматора, вход потенциала логической единицы которого соединен свторым инФормационным входом четвертого коммутатора, управляющий входкоторого соединен с управляюцим входом третьего коммутатора и с входомзадания вида операции сумматора, выход седьмого разряда регистра соединен с вторым информационным входом шестого коммутатора, выход которогоявляется выходом знака сумматора, входзнака второго операнда сумматора соединен с вторым информационным входом пятого коммутатора.