Устройство для цифровой фильтрации

(5)5 6 06 Р 15/353 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Ленинградский электротехнический институт им, В.И. Ульянова (Ленина)(56) Авторское свидетельство СССР М 1336205, кл. Н 03 Н 21/00, 1987.Алексеенко А.Г. и др. Разработка и отладка микропрограммного обеспечения цифровых систем на основе секционированных микропроцессоров, - Микропроцессорные средства и системы, 1987, ЬЬ 4, с. 40 - 43. (54) УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ФИЛЬТРАЦИИ(57) Изобретение относится к вычислительной технике и может быть использовано в системах технического диагностирования. Цель изобретения - повышение точности Изобретение относится к вычислительной технике и может быть использовано в системах технического диагностирования для выделения в реальном масштабе времени трендов.нестационарных случайных процессов, содержащих серии последовательных резко отличающихся по амплитуде сигнала выбросов.Целью изобретения является повышение точности выделения трендов нестационарных процессов, что обеспечивает повышение точности диагностирования эа счет управляемой корректировки входных данных при рекурсивной цифровой фильтрации. выделения трендов нестационарных по математическому ожиданию случайных процессов, содержащих серии резко отличающихся по амплитуде сигнала выбросов, Устройство для цифровой фильтрации содержит блок входной памяти, блок памяти обратной связи, блок памяти корректированных данных, блок памяти остатков мультиплексора, блок программного управления и выходной регистр, Новым в устройстве для цифровой фильтрации является то, цто указанные блоки и их связи обеспечивают контроль входных данных на наличие в них выбросов сигнала, корректировку входных данных в случае присутствия в них выбросов сигнала и рекурсивную цифровую фильтрацию корректированных данных, что обеспечивает повышение точности выделения ) трендов нестационарных по математическому ожиданию случайных процессов, содержащих серии резко отличающихся по амплитуде сигнала выбросов. 3 ил. На фиг. 1 приведена функциональная схема устройства для цифровой фильтрации; на фиг. 2 - пример реализации блока памяти; на фиг, 3 - пример реализации блока программного управления. Устройство для цифровой фильтрации ф (фиг. 1) содержит блок 1 входной памяти, информационный вход 2 устройства, блок 3 памяти обратной связи, блок 4 и рограммного управления, мультиплексор 5, обрабатывающий блок 6, блок 7 памяти корректированных данных, блок 8 памяти остатков, блок 9 сравнения, выходной регистр 10 и выход 11 устройства.Блок 7 памяти корректированных данных (фиг. 2) содержит дешифратор 12, регистры 13-16(блоки 1, 3 и 8 памяти выполнены аналогично), Блок 4 программного управления (фиг. 3) содержит формирователи 17 начального адреса, счетчики 18 адреса, узлы 19 постоянной памяти и регистры 20 микро- команд, объединенные в формирователь 21 микрокоманд, формирователь 22 импульсов сдвига, элементы 23, генератор 24 импульсов и О-триггер 25.Устройство в соответствии с записанной в узлах 19 блока микропрограммой работает следующим образом,Предыдущие значения входного сигнала х(п), выходного сигнала у(п), корректироеанных данных хк(п) и остатков Ь (и) хранятся в регистрах 16 соответственно блока 1 входной памяти, блока 3 памяти обратной связи. блока 7 памяти корректированных данных и блока 8 памяти остатков. Остальные значения х(п - 1), у(п - 1), хк(п), Ь(п), 1- 1, М хранятся в регистрах 13 - 15 соответствующих блоковпамяти, Коэффициенты а,1 = О, М нерекурсивной е Ь(1), 1= - 1, М рекурсивной частей цифрового фильтра, набор микрокоманд для управления блоками устройства записаны в узлах 19 формирователя 21 микрокоманд блока 4 программного управления. Генератор 24 импульсов формирует синхроимпульсы СИ, определяющие частоту следования микро- команд микропрограммы, Формирователь 22 импульсов сдвига формирует импульсы сдвига СДВ, каждый из которых определяет начало очередного цикла обработки входного сигнала устройства. После окончания предыдущего цикла вычислений на прямом выходе О-триггера 25 имеется сигнал низкого уровня, который, поступая на входы разрешения счетчиков 18 адреса всех секций формирователя 21, обеспечивает занесение в зти счетчики начального адреса микрокоманд, При подаче импульса сдвига СДВ, означающего начало очередного цикла вычислений, на информационный вход О-триггера 25 на выходе триггера устанавливается сигнал высокого уровня, обеспечивающий запуск счетчиков адреса и, соответственно, запуск микропрограммы в целом. При этом во всех регистрах блока 1 входной памяти, блока 3 памяти обратной связи, блока 7 памяти корректированных данных и блока 8 памяти остатков происходит сдвиг записанной в них информации на один регистр вниз, Сдвиг осуществляется путем одновременной подачи разрешающих импульсов на тактовый вход регистра 16 и соединенные между собой тактовые входы регистров 13 5 10 15 15 соответствующих блоков памяти, Следующий управляющий импульс, поступая на тактовый вход регистра 16 блока 1 входной памяти, вызывает запись текущего значения х(п) через вход 2 устройства в данный регистр, В соответствии с микрокомандами, поступающими на вход, являЮщийся управляющим, блока 1 входной памяти. дешифратор 12 выдает сигнал высокого уровня на вход разрешения считывания регистра 15,что вызывает появление х(п) на выходе блока 1 входной памяти, Далее х(п) коммутируется через мультиплексор 5 на вход данных регистра 16 блока 7 памяти корректированных данных, где по приходу сигнала высокого уровня на тактовый вход записывается в данный регистр. Дешифраторы 12 начинают поочередно подавать сигналы высокого уровня на входы разрешения считывания20 регистров 16, 15 и 14 блока 1 входной памяти и блока 3 памяти обратной связи, что вызывает поочередную выдачу на выходы указанных блоков сигналов х(п - 1), 1 = О, М и у(п - 1),= 1, М с одновременной коммутацией25 их через мультиплексор 5 на вход, являющийся счетным, обрабатывающего блока 6, где осуществляется вычисление текущего значения у(п) выходного сигнала по рекурсивной форме:30 м му(п) = а(1)х(п - )+Ьу(п - ).=оПолученное значение у(п) записывается в регистр 16 блока 3 памяти обратной связи.Начинается считывание сигналов х(п), 1 = О, М и у(п),= О, М соответственно иэ блока 1 входной памяти и блока 3 памяти обратной связи, коммутация их через мультиплексор 5 на счетные входы обрабатыва 40 ющего блока 6, где происходит вычислениетекущего значения остатка Ь(п) по формулеЬ (и) = у(п) - х(п).Полученное значение Ь(п) выхода обрабатывающего блока 6 записывается в регистр45 16 блока 8 памяти остатков., Происходиткоммутация значений Ь(п - 1), 1 - О, М из регистров блока 8 памяти остатков через мультиплексор 5 на счетные входы обрабатывающего блока 6, где для контроля наличия выбросов во входном сигнале и исходит вычисление текущего значения Ьп по формулемлн = 1л( о - . ) 1, полученное значе.55ние Ьс выхода обрабатывающего блока 6 поступает на вход блока 9 сравнения, на управляющий вход которого поступают из узла 19 блока 4 программного управлениясигнал уставки Лпзад и команда на выполХненио операции сравнения. При выполнении условия ЬпАрад, что говорит оХ Хналичии выброса во входных данных, на выходе блока 9 сравнения формируется сигнал высокого уровня, поступающий на вход элемента И 23, являющийся входом блока 4 программного управления, На второй вход элемента И продолжает поступать сигнал высокого уровня первого триггера регистра 20 микрокоманд первой секции формирователя 21 микрокоманд, Сигнал высокого уровня с выхода элемента И поступает на информационный вход О-триггера 25, обеспечивая дальнейшее выполнение микропрограмм. При этом происходят считывание значения у(п) из блока 3 памяти обратной связи, коммутация его через мультиплексор 5 на вход данных блока 7 памяти корректированных данных и запись в регистр 16 этого блока, Осуществляется поочередная коммутация корректированных данных х, (п), 1= 0, М и выходных значений у(п - 1), 1 = О, М соответственно иэ блока 7 памяти корректировки данных и блока 3 памяти обратной связи через мультиплексор 5 на счетные входы обрабатывающего блока б, где происходит вычисление корректированного значения у(п) по корректированным входным данным по формуле у ( о ) = , а () х ( и - 1) +Ь (1) у ( л - 1) .=оПолученное значение у(п) с выхода обрабатывающего блока б записывается в регистр 16 блока 3 памяти обратной связи. Одновременно управляющий сигнал с выхода блока 4 программного управления приходит на управляющий вход регистра 10, вызывая коммутацию сигнала у(п) с выхода обрабатывающего блока 6 на выход 11 устройства. Последняя микрокоманда микропрограммы, имея в первом разряде, соответствующем.выходу первого триггера регистра микрокоманд 20 первой секции формирователя микрокоманд 21, сигнал низкого уровня, поступающий на вход элемента И 23 блока 4 программного управления, формирует на входе сброса и прямом выходе О-триггера 25 сигнал низкого уровня, что вызывает остановку счетчика 18 адреса всех секций формирователя 21 микрокоманд блока 4 программного управления, занесение в счетчики 18 адреса начального адреса микрокоманд для следующего цикла вычислений и окончание выполнения микропрограммы,При выполнении условия Л Лпаад,Х Хчто говорит об отсутствии выбросов ео вход.ных данных сигнал у(п) коммутируется из регистра 16 блока 3 памяти обратной связи через мультиплексор 5, обрабатывающий блок б и регистр 10 на выход 11 устройства.Сигналом для прекращения выполнения микрокомэнд без осуществления корректировки входных данных является появление сигнала низкого урсвня на выходе блока 9 сравнения, поступающего на вход элемента И 23, являющийся входом блока 4 программного управления, вызывающего сброс 15О-триггера 25, что приводит к остановке выполнения микропрограммы. записи в счетчики 18 начального адреса микрокоманд.При этом до прихода следующего сигнала сдвига СДВ на выходе 11 устройства будет значение у(п),Число регистров в блоках памяти, числосекций Формирователя 21 микрокоманд блока 4 программного упрэвления, а значит и разрядность микрокоманд зависят от порядка М-цифрового фильтра,Формула изобретения Устройство для цифровой фильтрации,содержащее блок входной памяти, блок памяти обратной связи, блок программного управления, мультиплексор, обрабатывающий блок, выход которого соединен с информационным входом блока памяти обратной связи, управляющий вход которого соединен с управляющим входом блока входной памяти и с первым выходом блока программного управления, второй выход которого соединен с управляющим входом мультиплексора, первый и второй информационные входы которого соединены соответственно с выходами блоков памяти обратной связи и входной памяти, информационный вход которого соединен с информационным входом устройства, выход мультиплексора соединен с информационным входом обрабатывающего блока, управляющий вход которого соединен с третьим выходом блока программного уп.равления, о т л и ч а ю щ е е с я тем, что, с целью повышения точности выделения трендов нестационарных процессов, в него введены блок памяти корректированных данных, блок памяти остатков, блок сравнения, выходной регистр, причем выход мультиплексора соединен с информационным входом блока памяти корректированных данных, управляющий вход которого соединен с управляющим входом блока памяти остатков и с четвертым выходом блока программного управления, пятый и шестой выходы которого соединены соответственно с1626254 Риг,1 первым входом блока сравнения и с управляющим входом выходного регистра, выход которого является выходом устройства, вход логического условия блока программного управления соединен с выходом блока сравнения, второй вход которого соединен с информационным входом выходного регистра, с выходом обрабатывающего блока и с информационным входом блока памяти ос татков.1626254Риг 3 Составитель ЛогачеваГорная Техред М.Моргентал Корректор Т.Пал кт оизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 акаэ 279 Тираж 405 ВНИИПИ Государственного комитета по 113035, Москва, ЖПодписноеобретениям и открытиям при ГКНТ СССРаушская наб., 4/5