Устройство для формирования моделей

(57) Устройство дляделей относится к внике и может быть иавтоматизации процения функциональныхфункциональных прео формирования 1 числительной спользовано д ссов проектир у ов из отде б зователей,тех я ьнь Цезл ра ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯПРИ ГКНТ СССР А ВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидМ 780011, кл. С 06Авторское свидет8 1267436, кл. С 06 Изобретение относится к вычислительной технике и может быть использовано для автоматизации процессов проектирования функциональных узлов из отдельных функциональных преобразователей, в частности при моделировании для Формирования модели, состоящей из подмоделей и позволяющей преобразовать заданную совокупность входных данных в выходные.Цель изобретения - расширение функциональных возможностей устройства за счет реализации набора функциональных преобразователей.На Фиг,. 1 приведена структурная схема устройства; на фиг. 2 - схема 2лью изобретения является создание возможности автоматизированного формирования набора функциональных преобразователей, применение которых позволяет решить более крупную задацу. Для этого устройство содержит два блока памяти, три Ьлока стековой памяти, схему сравнения, генератор тактовых импульсов, пять элементов задержки, три элемента И, две группы элементов ИЛИ, дешифратор, счетчик, вычитатель, одновибратор, схему поразрядного сравнения, две группы элементов И, два элемента ИЛИ, с помощью которых реализуется рекуррентный алгоритм построения набора функциональных преоЬразователей по заданным входным и выходным параметрам функционального узла. 3 ил. выцитателя: на Фиг.3 - схема сравнения.Устройство (фиг.1) содержит вход 1 пуска устройства, выход 2 признака окончания работы устройства, генератор 3 тактовых импульсов, элемент 4 задержки, счетчик 5, элемент И 6, элемент 7 задержки, дешифратор 8, элемент И 9, элементы ИЛИ 10 и 11, элементы 12 и 13 задержки, блоки 14- 16 стековой памяти, регистры 17 и 18, схему 19 сравнения, одновибратор 20, элемент 21 задержки, элемент И 22, блоки 23 и 24 памяти, группы элементов И 25 и 26, вычитатель 27, группы элементов ИЛИ 28 и 29, схему 30 сравнения.или Вычитатель 27 (фиг,2) содержит группу элементов И 31. Схема 30 поразрядного сравнения (фиг3) содержит группу элементов ИЛИ 32, группу элементов И 33 и элемент И 34.Пусть имеется множество 0 из подмоделей, каждая из которых описывается множеством входных параметров 1 и выходных параметров Ов.Цель устройства по заданным множествам входных параметров 1 и выходных параметровсформировать такой набор подмоделей, последовательная работа которых реализовала бы требуемое преобразование множества 1 в множество Оо, Вводится дополнительное ограниченйе, связанное с требованием однозначности преобразования. В соответствии с этим требованием ни один из параметров не должен определяться в процессе преобразований более, чем в один раз. Пусть Б й Б, Б - подмножество множества Б (Б- множество уже отобранных подмоделей), БЕБ можно включить в Б только тогда, когда(1 + 11, 0) ( Ч 5 Ф 3 (ев Е (1 п =, где Е- = 1 +УЧ (2)5Устройство реализует следующий рекуррентный алгоритм поиска требуемого набора функциональных преобразователей. На каждом этапе производятся следующие операции с моделями- претендентами: если ЯО 0) Ф ф ) Л (Е О Ч = 4 )(3) верно, то подмодель Б добавляется в множество Б ранее отобранных подмоделей, т.е. Б - Б + 1 Б.При этом переопределяются текущие значения множеств Е Е + 0 и Оф 0+ в Оз(4) Условием останова является 1 =- О 9 (5) После добавления подмодели Б в множество Б происходит переход к следующему этапу работы алгоритмов, т.е. поиск модели Б 611, удовлетворяющей условиям (2) и (3). Если такой модели 10 15 20 25 30 35 40 45 50 не существует, то происходит удалениеиз Б выбранной на предыдущем шагеподмодели Б. После этого производитсяпоиск другой подмодели Б " Ф. Я, которая удовлетворяет условиям (2) и (3),При этом С, О,+ц 1 -ца, (6)вевДля того, чтобы не производить прикаждом возврате рекурсии вычисленияпо формулам (2) и (6), в устройствеприменяются стеки, в которых сохраняются текущие значения множестви Еб,Устройство работает следующим образом,Начальная установка устройствасостоит в обнулении счетчика, записив блок 23, состоящего из И регистровпамяти, множеств 1 , а в блок 24 множеств в (разрядность всех регистров соответствует максимальному числупараметров подмоделей. Если -й параметр входит в множество, то в -мразряде регистра устанавливается единица, иначе - нуль), в регистр 17заносится множество 1 з, а в регистр18 - множество О.На вход 1 устройства подается импульс, который запускает генератор 3тактовых импульсов (ГТИ), импульс свыхода которого добавляет единицу ксодержимому счетчика 5 и через элемент 4 задержки и элемент И 6 подается на разрешающий вход дешифратора8. Элемент И 6 закрыт только тогда,когда значение на счетчике 5 больше,чем И, Если текущее значение на счет"чике 5 равно , то на -м выходедешифратора 8 при поступлении разрешающего сигнала появляется потенциал,который вызывает появление на выходахблоков 23.и 24 сигналов, соответствующих множествам 1, и ;, Группой элементов И 25 и элементом ИЛИ 10 происходит вычисление левой части условия(3), а группой элементов И 26 и элементом ИЛИ 11 - правой части условия(3). Если оба эти условия выполняются, то на входы элемента И 9 подаютсяразрешающие сигналы. После этого импульс с выхода элемента И 6, задержанный элементом 7, проходит черезэлемент И 9 и, задерживаясь в элементе 12, подается на управляющиевходы блоков 14-16 и входы разрешения записи регистров 17 и 18. При5 16 этом в вершину блока 14 записывается номер подмодели 1, в блок 15 и регистр 18 записывается новое множествовычисленное в соответствии с (4), а в блок 16 и регистр 17 записывается новое значение множества Е", вычисленное группой элементов ИЛИ 28 в соответствии с (4). После этого сигнал с выхода элемента 12, задержанный элементом 13, поступает на вход обнуления счетчика 5.При поступлении очередного импульса с ГТИ 3 процесс повторяется. Если на один из входов элемента И 9 с выходов элементов ИЛИ 10 или 11 поступает запрещающий сигнал, то сигнал с ГТИ 3 через него не проходит, и до поступления следующего импульса с ГТИ 3 изменений состояния устройства не происходитЕсли очередной импульс переводит счетчик 5 в состояние со значением, большим И, то на выходе схемы 19 сравнения появляется потенциал, закрывающий элемент И 6, запрещая тем самым срабатывание дешифратора 8, формирует на выходе одновибратора 20 импульс, который выбрасывает текущие значения из блоков 14-16 и подается на вход элемента И 22. Если при этом на .управляющем выходе блока 14 был потенциал, т,е. блок был пуст, то на выходе устройства появляется сигнал о том, что формирование набора преобразователей невозможно. После прохождения через элемент 21 импульс с выхода одновиЬратора 20 подается на входы разрешения загиси регистров 17 и 18 и счетчика 5. При этом содержимое вершины блока 14 переписывается в счетчик 5, содержимое блока 15 переписывается в регистр 18, а блока 16 - в регистр 17. Тем самым производится возврат устройства в состояние, соответствующее предыдущему шагу рекурсии, Если на очередном этапе работы выполняется условие (5), то на выходе схемы 30, которая производит вычисление этого условия, появляется потенциал, который останавливает ГТИ 3 и подается на выход 2 устройства, Номера отоЬранных функциональных преобразователей сформированного набора хранятся в блоке 14.Вычитатель 27 (фиг.2) производит операцию вычитания множеств , причем уменьшаемое подается на второй вход, а вычитаемое - на первый вход. Вычисление производится поразрядно, причем 05249единица на выходе появляется тольков том случае, когда сигнал на второмвходе равен единице, а на первом входе - нулю,Схема 30 поразрядного сравнения(фиг.3) производит операцию сравнениямножеств А и В, Множество А подае.сяна первый вход схемы, а В - на второй. Сигнал на выходе схемы 30 появляется только тогда, когда А ) В,т,е. когда во всех разрядах сигнална первом входе больше либо равенсигналу на соответствующем второмвходе, Это условие не выполняетсятолько тогда, когда на первый входсхемы подается нуль, а на соответствующий второй вход - единица.20 ф о р м у л а изобретенияУстройство для формирования моделей, содержащее счетчик, выход которого соединен с первым входом схемы 25 сравнения, первый элемент ИЛИ, генератор тактовых импульсов, первый входкоторого соединен с входом пуска устройства, второй вход - с выходом признака окончания работы устройства и у 0 с выходом схемы поразрядного сравнения, первый вход которой соединен спервым входом константы устройствапервый Ьлок памяти, два элемента И,два регистра, две группы элементовИ, о т л и ч а ю щ е е с я тем,что, с целью расширения функциональных возможностей за счет реализациинабора функциональных преобразователей, оно дополнительно содержит вто О рой элемент ИЛИ, второй блок памяти,три блока стековой памяти, третийэлемент И, вычитатель, одновибратор,пять элементов задержки, две группыэлементов ИЛИ и дешифратор, информа ционный вход которого соединен с выходом счетчика и с информационнымвходом первого блока стековой памяти,информационный выход которого соединен с информационным входом счетчика, 50 вход разрешения установки которогосоединен с первыми входами разрешения записи первого и второго регистров и с выходом первого элемента задержки, вход которого соединен с первым входом первого элемента И, с пер"выми управляющими входами первсго,второго и третьего блоков стековойпамяти и с выходом одновибратора,вхад которого соединен с выходомсхемы сравнения и с инверсным входом второго элемента И, выход которого соединен.с управляющим входом дешифратора и через второй элемент задерж 5 ки с первым прямым входом третьего элемента И, второй прямой вход которого соединен с выходом первого элемента ИЛИ, а инверсный вход - с выходом второго элемента ИЛИ, входы которого соединены с выходами элементов И первой группы, первые входы которых соединены с выходом первого блока памяти, вторые входы - с первы ми входами элементов ИЛИ первой группы и с выходом второго регистра, первый информационный вход которого соединен с выходом второго блока стековой памяти, информационнь 1 й вход которого соединен с вторым информационным 20 входом второго регистра и с выходами элементов ИЛИ первой группы, вторые входы которых соединены с первымивходами элементов И второй группы, с первьм входом вычитателя и с выходом 25 первого блока памяти, адресный вход . которого соединен с адресным входом второго блока памяти и с выходом дешифратора, выход третьего элемента И через третий элемент задержки соеди- Зо нен с вторыми входами разрешения записи первого и второго регистров, с первыми управляющими входами второго и третьего блоков стековой памяти, свторым управляющим входом первогоблока стековой памяти и через четвертый элемент задержки с входом сбросасчетчика, счетный вход которого соединен с выходом генератора тактовыхимпульсов, а через пятый элемент задержки - с прямым входом второго элемента И, выход второго блока памятисоединен с первыми входами элементовИЛИ второй группы, вторые входы которых соединены с выходом первого регистра, с вторым входом схемы поразрядного сравнения и с вторыми входамиэлементов И второй группы, выходы которых соединены с входами второгоэлемента ИЛИ, выходы элементов ИЛИвторой группы соединены с вторым входам вычитателя, выход которого соединен с информационным входом третьегоблока стековой памяти, с первым информационным входом первого регистра,второй информационный вход которогосоединен с выходом третьего блокастековой памяти, выход первого блокастековой памяти соединен с вторымвходом первого элемента И, выход которого является выходом признака невозможности формирования набора уст"ройства, второй вход схемы сравнениясоединен с вторым входом константыустройства.1605249 Фи ктор С.Черн и ГКНТ ССС ский комбинат Патент", г гарина, 101 род, ул зводственно-из Составитель Л.Логаче дактор Н.Тупица Техред Л,Сердюковааказ 3454 Тираж 570 НИИПИ Государственного комитета по иэобр 113035, Москва, Ж, РаПодписное ениям и открытия кая наб д. 4/5