Устройство для контроля управляющей вычислительной машины

.Ф.Поде овСССР1981,СР1983,ельство 11/00,ьство С 11/30,ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ИСАНИЕ ИЗО Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54) УСТРойство для контРоля УпРАвЛЯЮЩЕЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ(57) изобретение относится к цифровои вычислительной технике и может быть использовано в вычислительных устройствах, к работе которых предьявляются требования повышенной надежности. Цель изобретения - повышение достоверности контроля управляющей вычислительной машины при обработке вложенных прерываний, Устройство содержит блокпамяти, коммутатор 2, триггер 3, регистр прерываний 4, триггеры 9, 10 и 13. Каждой программе обработки прерываний соответствует один5 вьход блока 1 памяти, на котором при обращениях к программе обработки прерываний Формируются импульсы. Эти импульсы через коммутатор 2 могут поступать на вход установки в единицу триггера 3 и вызвать появление на его выходе выходного сигнала ошибки устройства. Прохождение импульсов через коммутатор 2 блокируется записью в регистр прерываний 4 соответ ствующего кода прерывания, записькоторого выполняется программно втри этапа, что исключает случайныезаписи, На первом этапе устанавливается в единицу триггер 10, на третьем этапе при установленных в единицутриггерах 9 и 10 производится кодпрерывания, заносится в регистр 4,после чего триггеры 9 и 10 автоматически сбрасываются в ноль. Триггер13 формирует сигнал сброса в ноль регистра прерываний 4 после окончаниявыполнения программы обработки пре-рываний, 1 ил.Изобретение относится к цифровой вычислительной технике и может быть использовано в вычйслительных устройствах, к работе которых предъявляют-. ся требования повышенной надежности.Цель изобретения - повышение достоверности контроля управляющей вычислительной машины при обработке вложенных прерываний.На чертеже представлена схема устройства для контроля управляющей 30 вычислительной машины.Устройство содержит блок 1 памяти коммутатор 2, первый триггер 3 регистр 4 прерываний, первый элемент ИЛИ 5, первый элемент И 6, второй З 5 элемент И 7, третий элемент И 8, третий триггер 9, четвертый триггер 10, второй элемент ИЛИ 11, элемент 12 задержки, второй триггер 13, четвертый элемент И 14./Устройство работает следующим образом.Каждой программе обработки прерываний соответствует один выход, начиная с четвертого и выше, блока 1 45 памяти и один разряд регистра 4 прерываний. Код прерывания - код, загружаемый в регистр 4 прерываний перед запуском программы обработки прерывания, Он устанавливает в "1" соот- ветствующий запускаемой программе разряд регистра 4 прерываний и в "0" все остальные его разряды, Программное обеспечение вычислительной машины, в составе которой используется предлагаемое устройство, состоит из программ обработки прерываний, число которых не превышает разрядности регистра 4 прерываний, и программымонитора, Программа-монитор (монитор) принимает запросы не прерывание, передает управление требуемой программе обработки прерывания, выполняет все необходимые действия по сохранению информации, требуемой для возврата в прерванную программу, восстанавливает выполнение прерванной программы после окончания прервавшей ее программы при вложенных прерываниях. Адресные входы устройства подключены к шине адреса вычислительной машины, в составе которой используется предлагаемое устройство, Каждому адресу (группе адресов) основной памяти вычислительной машины, в которой записаны монитор и программы обработки прерываний, соответствует адрес блока 1 памяти,Два адреса блока 1 памяти ооот ветствуют адресам внешних устройств ВУ 1 и ВУ 2.Активный сигнал на стробируюшем входе блока 1 памяти подтверждает истинность адреса на его адресных входах. При обращениях к адресам основной памяти вычислительной машины или к адресам внешних устройств на адресных входах блока 1 памяти устанавливается адрес,по которому производится обращение,а на стробирующий вход поступает активный сигнал,Блок 1 памяти запрограммирован следующим образом. На его первом выходе появляется уровень "Лог, 1".при обращении к адресу ВУ 1. Во всех других случаях на первом выходе блока 1 памяти; установлен уровень "Лог. 0", На втором выходе блока 1 памяти появляется уровень "Лог. 1" при обращениях к адресу ВУ 2. Во всех остальных случаях на втором выходе блока 1 памяти установлен уро вень "Лог. 0", На третьем выходе блока 1 памяти появляется уровень "Лог, 1" при обращениях по адресам точек входа в мониторВо всех других случаях на третьем выходе блока5 1 памяти установлен уровень "Лог. 0", На четвертом выходе блока 1 памяти появляется уровень "Лог, 1" при обращениях по любому адресу соответствующей ему программы обработки прерываний, Во всех остальных случаях на четвертом выходе блока 1 памяти установлен уровень "Лог, 0", Выходы блока 1 памяти, начиная с пятого и выше, работают при обращениях по адресам соответствующих им программ обработки прерываний аналогично его четвертому выходу. В начальный момент времени сигналом на входе сбро са устройства сбрасываются в "0" регистр 4 прерываний, триггерь 1 3, 9 и 1 О. На инверсных выходах регистра 4 прерываний при этом устанавливаются уровни "Лог. 1", на выходе элемен та И 14 появляется уровень "Лог,", сбрасывающий в "0" триггер 13, Выполняется вход в монитор, после чего вычислительная машина переходит в состояние ожидания запроса на прерыва- ЗО ние, В это время запрещены обращения по любым адресам, кроме адресов монитора. Если в результате ошибки адресации произойдет обращение к одной из программ обработки прерываний, то первый импульс на выходе блока 1 памяти, соответствующем программе, к которой произведено обращение, через коммутатор 2 поступит. на вход установки в "1" триггера 3, на выходе которого при этом сформируется сигнал ошибки устройства, После прихода запроса на прерывание монитор определяет, какой программе обработки должно быть передано управление, заносит в регистр 4 прерываний соответствующий код прерывания и передает управление программе обработки прерываний, Посл занесения кода прерывания в регистр 4 прерываний на инверсном выходе последнего, соответствующем запускаемой программе, устанавливается уровень Лог. 0", а на остальных выходах- уровни "Лог. 1". Такое состояние выходов регистра Ь прерываний блокирует прохождение импульсов с выхода блока 1 памяти, соответствующего запускаемой программе, через коммутатор 2 на вход установки в "1" триггера 3 при обращениях по адресам запускаемой программы обработки прерываний, т.е. разрешает ее выполнение.Обращение к другим программам обработки прерываний остается при этомзапрещенным. Как только на инверсномвыходе регистра прерываний 4 появляется уровень "Лог. 0", такой уровеньустановится на выходе элемента И 14,После этого возможна запись информации в триггер 13 по входу данных,В устройстве предусмотрены меры дляисключениг случайной записи в регистрпрерываний,Запись в последний производитсяв три этапа, Сначала необходимо выполнить ввод с адреса ВУ 1, При этомв триггер 9 будет записана "Лог, 1",Затем необходимо выполнить вывод поадресу ВУ 1. При этом, если и триггере,9 записана "Лог, 1", в триггер10 также будет записана Лог. 1 .Во время выполнения операций вводаи вывода по адресу ВУ 1 вводилая информация не имеет никакого смысла,а выводимая никуда не записывается.На третьем этапе выполняют вывод кодапрерывания по адресу ВУ 2, При этомна выходе элемента И 8 будет сформирован сигнал синхронизации регистрапрерываний, вызывающий запись в него кода прерывания. При нарушении последовательности этапов записи в регистр 4 прерываний или отсутствиихотя бы одного из них сигнал синхронизации на выходе элемента И 8 небудет сформирован, Сигнал синхронизации регистра 4 прерываний задерживается с помощью элемента 12 задержки на время, достаточное для записиданных в регистр 4 прерываний, послечего через элемент ИЛИ 11 он сбрасывает в "0" триггеры 9 и 10, Теперьдля записи данных в регистр 4 прерываний необходимо вновь повторить всетри этапа. При поступлении на вложенное прерывание управление вновь передается монитору, причем сигналом подтверждения прерывания (ППР), означающим начало обработки поступившегозапроса, через элемент ИЛИ 5 сбрасывается в "0 регистр 4 прерываний,Т,е, сигнал ППР запрещает обращенияко всем программам, кроме монитора,Монитор сохраняет всю необходимуюинформацию для возврата в прерваннуюпрограмму, определяет, какой программе обработки прерываний необходимопередать управление, загружает в регистр 4 прерываний соответствующий код прерывания и передает управление требуемой программе обработки преры, ваний. После окончания выполнения последней управление передается монитору. При этом формируется сигнал на входе синхронизации триггера 13, в этот триггер записывается "Лог. которая через элемент ИЛИ 5 сбрасывает в "О" регистр 4 прерываний, что запрещает обращения ко всем программам, кроме монитора. При установке :инверсных выходов регистра 4 прерываний в единичные состояния на вьходе элемента И 14 появляется уровень "Лог. 1", сбрасывающий в "0" триггер 13 и удерживающийся на входе сброса в "0" этого триггера до выхо 20 да из монитора точнее до занесения кода прерывания в регистр 4 прерыва.Ний). Таким образом, обеспечивается Формирование только одного импульса сброса регистра 4 прерываний при вхо" 5 де в монитор после окончания выполнения программы обработки прерывания Ионитор проверяет, не было ли прерывание, обработка которого закончилась, вложенным. Бсли было, восстанавлива=Ет выполнение прерванной программы, Загрузив предварительно соответствующий код прерываний в регистр 4 прерываний. Бсли прерывание, обработка которого закончилась, не было вложенным, монитор переходит к ожиданию35очередного запроса на прерывание. Формула изобретенияЩустройство для контроля управляю щей вычислительной машины сОдержа щее блок памяти, коммутатор, первый триггер, регистр прерываний, первый элемент ИЛИ, причем адресные и стробирующийвходы блока памяти являются адресными и стробирующим входами устройства для подключения к одноименным выходам контролируемой вычислительной машины, четыре старших разряда выхода блока памяти соединены с первой группой информационных входов коммутатора, вторая группа информационных входов которого соединена с инверсными выходами разрядов регистра прерываний, выход коммутатора соединен с Б-входом первого триггера, К- вход которого и первый вход первого элемента ИЛИ соединены с входом сброса устройства для подключения к одноименному выходу контролируемой вычислительной машины выход первого триггера является выходом ошибки устройства, вход сброса регистра прерываний соединен с выходом первого элемента ИЛИ, о т л и ча ю щ е .е с я тем, что, с целью повышения достоверности контроля управляющей вычислительной машины при обработке вложенных прерываний, оно содержит четыре элемента И, три триггера, второй элемент ИЛИ и элемент задержки, причем первый разряд выхода блока памяти соединен с первыми входами первого и второго элементов И, второй разряд выхода блока памяти соединен с первым входом третьего элемента И, третий разряд выхода блока памяти соединен с входом синхронизации второго триггера, инверсные выходы разрядов оегистра прерываний соединены с группой входов четвертого элемента И, информационные входы регистра прерываний являются входами кода прерывания устройства для подключения к выходу данных контролируемой вычислительной машины, вход синхронизации регистра прерываний соединен с выходом третьего элемента И, выход которого через элемент задержки соединен с первым входом второго элемента ИЛИ, второй вход первого элемента ИЛИ соединен с входом подтверждения прерывания устройства для подключения к одноименному выходу контролируемой вычислительной машины, выход второго триггера соединен с третьим входом первого элемента ИЛИ, выход которого соединен с вторым входом второго элемента ИЛИ, выход которого соединен с входами сброса третьего и четвертого триггеров, выход третьего триггера соединен с вторым входом второго элемента И, выход которого соединен с входом синхрони.зации четвертого триггера, выход которого соединен с вторым входом третьего элемента И, третий вход которого и третий вход второго элемента И соединены с входом сигнала "Вывод" устрой" ства для подключения к одноименному выходу контролируемой вычислительной машины, вход синхронизации третьего триггера соединен с выходом первого элемента И, второй вход которого соединен с входом сигнала "Ввод" устройства для подключения к одноименному выходу контролируемой вычислительнойО 1569835 Составитель Ц.ВанюхинРедактор Л,Зайцева Техред М,Дидык Корректор Т. Палий щщ щщ щщщ щ щщ еЗаказ 1150 Тираж 568 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГЕНТ СССР113035, Москва, Ж, Раущская наб., д. 4/5 Производственно-издательский комбинат "Патент", г,ужгород, ул. Гагарина,101 машины, выход четвертого элемента Исоединен с входом сброса второго триг"гера, информационные входы второго,третьего и четвертого триггеров подключены к шине единичного потенциалаустройства,