Запоминающее устройство с коррекцией ошибок

(57) Изобрли т ел ьнойпользовано трои ельных с ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГННТ СССР ВТОРСНОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССРР 1239751, кп. С 11 С 29/00, 1985Авторское свидетельство СССРВ 1276146, кл. С 11 С 29/00, 1985 упрощениеУстройствоблоки 2 ии 5 памятивычислителры 10-13. НАЮШЕЕ УСТРОЙСТВО С КОРБОК етение относится к вычистехнике и может быть испри построении запоминают в ви соконадежных вычисли стем. Цель изобретения - повышение быстродействия, содержит регистр 1 адреса, памяти данных, блоки 4 контрольной инФормации, 6-9 синдрома и корректоз,п,ф".лы, 2 ил. 1 табл.Изобретение относится к вычислительной технике и может быть использовано при построении запоминающихустройств высоконадежных вычислитель 5ных систем.Цель изобретения - упрощение и повышение быстродействия устройства,На фиг,1 изображена функциональная схема запоминающего устройства,для двубайтового формата данных, вкотором применены БИС ЗУ с байтовойорганиэацией; на фиг.2 - функциональная схема корректора.Устройство содержит (фиг.1) регистр 1 адреса, блоки 2 и 3 памятиданных, блоки 4 и 5 памяти контрольной информации, вычислители 6-9 синдрома, корректоры 10-13,Каждый из корректоров 10-13 содержит (фиг,2) элемент И-НЕ 14, первуюгруппу элементов И 5-18, первый 19и второй 20 элементы И, вторую группу элементов И 21-24, первую и вторуюгруппы элементов ИСКЛЮЧАЮЦ 1 ЕЕ ИЛИ 25- 2528 и 29-32 соответственно.Разрядность каждого из блоков 2и 3 памяти равна одному байту и равна,половине разрядности кодов хранимойв устройстве информации, Разрядность 30каждого из блоков 4 и 5 памяти равнаразрядности блоков 2 и 3, Количествовходов каждого из вычислителей 6-9синдрома равно восьми Количество входов каждого из корректоров 10-13 рав 35но девяти, а количество выходов -четырем.Устройство работает следующим образом.При записи на информационный вход 40устройства 1 (на Фиг. не показан)поступает 16-разрядная основная информация (данные),разбитая на два байта, и 16 контрольных разрядов (контрольная информация) также разбитые 45на два байта, При этом основная инФормация поступает на блоки 2 и 3памяти, а контрольная - на блоки 4и 5. Таким образом, в память записываются одновременно 32 разряда. Контрольные разряды образуются на информационных по алгоритму известногокорректирующего кода для пачек ошибок. Здесь используется вариант этогокода, ориентированный на двухразрядные пачки.При считывании считываемое 32-разрядное слово интерпретируется (в со. -ответствии с алгоритмом кодирования)как совокупность четырех 8-разрядныхслоев. Для их образования разряднаясетка каждого из четырех байтов условно разбивается на четыре группы подва соседних разряда и в качествелюбого одного из четырех упомянутыхслов рассматривается совокупность таких двуразрядных групп с одинаковымрасположением в пределах разряднойсетки каждого байта Декодирование икоррекция осуществляются по четыремнезависимым каналам, соответствующимкаждому из словРассмотрим подробнее работу блоков,изображенных на Фиг,1,адрес ячейки, к которой необходимообратиться, записывается в регистр 1адреса. По этому адресу происходит обращение к блокам 2-5 памяти одновременно, В блок 2 памяти записываетсяпервый байт информации, в блок 3 памяти - второй байт информации, В блоки 4 и 5 памяти записываются по этомуже адресу контрольные числа, зависящие от информации, поступающей на блоки 2 и 3 памяти, Эти контрольные числа образуются следующим образом.Условно каждый байт информации,поступающей на блоки 2 и 3 и блоки 4и 5 памяти, разбивается на четырегруппы по два соседних разряда. Содержимое групп блоков 4 и 5 памяти образуется из содержимого одинаковорасположенных двухразрядных групп первого и второго байтов. Два разрядаданных иэ первой группы первого байта (обозначим их через Р и Р) идва разряда данных из первой группывторого байта (обозначим их через Ри Г) определяют четыре контрольныхразряда (две группы), два из которых(обозначим их через Ки К) образуютпервую двухраэрядную группу для блока 4 памяти,а два (обозначим их через К э и К) образуют первую двухразрядную группу для блока 5 памяти.Эти первые два разряда контрольных чисел в блоках 4 и 5 (КК и К К) памяти образуются из первых двух разрядов информационных байтов (Р, Е и Р, Р) с помощью только операции сложения по модулю два по следующему правилу:К(= Г О+ Гэ,К = Р,О+ Р,О+ Р,к,= г,О+ Р,О Р,.Аналогично образуются разряды трехоставшихся групп контрольных чиселдля блоков 4 и 5 памяти,При считывании информации из блоков 2 и 3 памяти поступает на вычислители 6-9 синдрома и корректоры 10-13,а информация, считанная из блоков 4и 5, поступает только на вычислители 6-9, При этом на вход вычислите-ля 6 синдрома поступают, разряды, относящиеся.к первым двухразрядным группам блоков 2-5 памяти. На вычислитель 7 синдрома поступают разряды втор х групп блоков 2-5 и т.д,Вычисление разрядов каждого синдрома)(обовиачим их через Я,-ба) ироиаводится также только с помощью операции сложения по модулю два следующимобразом:Б, = Р РО+ К р- Рпе Р 4 Кпр8, = Г,О+ КВ К258 - Р КаКЯ П = Рбо+ РО+ К КбеВ таблице представлены значенияодного из синдромов (для остальныхтрех синдромов попучаются аналогичные 30значения), соответствующие возможным. ошибкам при неисправности одного изблоков 2-5 памяти и при правильнойработе.На вход каждого корректора 10-13поступают пять разрядов с вычислителей 6-9 соответственно, Кроме того,на другие входы корректоров 10-13 поступает информация, считанная из блоков 2-3 памяти. Значения синдрома при 40неисправности одного блока памятии ,правильной.,работе приведено втаблице.Считанная информация (разрядыг-Р ): поступает на один из входов элементов 45ИСКЛЮЧАЮЩЕЕ ИЛИ 25-28 и в случае правильной работы проходит на их выходыбеэ инверсии. В случае правильной работы элементы 29-2 ИСКЛЮЧАЮЩЕЕ ИЛИтакже пропускают данные без инверсии.На.оставшиеся входы элементов 25-28ИСКЛЮЧАЮЩЕЕ ИЛИ поступают сигналы свыходов элементов И 21-24 соответственно, на оставшиеся вторые входыэлементов 29-30 ИС 1 ПЮЧАЮЩЕЕ ИЛИ по 55ступает сигнал с выхода элементаИ 19, а на оставшиеся вторые входыэлементов 31-32 ИСКЛЮЧАЮЩЕЕ ИЛИ - свыхода элемента И 20,В случае возникновения одиночной, ошибки в считанной информации Р-Р на выходе элемента И-НЕ 14 образуется высокий потенциал, и высокий потенциал образуется на одном иэ выходов элементов И 15-18, При этом происходит коррекция (инвертирование) одного из разрядов Р -Р 4, на выходе одного иэ элементов 25-28 ИСКЛЮЧАЮЩЕЕ ИЛИ, причем в элементах 29-32 ИСКПЮЧАЮЩЕЕ ИЛИ инверсии не происходит, так как выходы элементов И 19, 20 имеют низкий потенциал (см,табл.),В случае возникновения одной из парных ошибок в Г,-Г инвертирование считанной информации происходит либо с помощью элементов 29-30 ИСКЛЮЧАЮЩЕЕ ИЛИ, либо с помощью элементов 31-32 ИСКЛЮЧАЮЩЕЕ ИЛИ в зависимости от уровня напряжения на выходе элементов И 19 и 20. При этом выход элемента И-НЕ 14 имеет низкий потенциал и инвертирования в элементах 25-28 ИСКЛЮЧАЮЩЕЕ ИЛИ не происходит. Не происходит инвертирования в элементах 25-32 ИСКЛЮЧАКЩЕЕ ИЛИ и в тех же случаях, если произошла одиночная или парная ошибка в разрядах К-КВо вссх случаях, возникающих при неисправностях одного из блоков 2-5 памяти, на выходе элементов 29-32 ИСТОЧАЮЩЕЕ ИЛИ получается правильная информация.Формула изобретения1. Запоминающее устройство с коррекцией ошибок, содержащее блоки памяти данных, блоки памяти контрольной информации, вычислители синдрома и корректоры, причем адресные входы блоков памяти поразрядно объединены и являются адресными входами устройства, выходы корректоров являются информационными выходами устройства, о т л и - ч а ю щ е е с я тем, что, с целью упрощения и повышения быстродействия устройства, в нем 1-й вход (д=1,2) 1-го вычислителя синдрома и х-й информационный вход 1-го корректора Я=1,4) объединены и подключены к 3-му выходу х-го блока памяти данных, 1 с-к вход (1 с=3,4) 1-го вычислителя синдрома подключен к 1-му выходу (1-2)-го блока памяти контрольной информации, управлян)щий вход каждого корректора соединен с выходом соответствующего вычислителя синдрома.1564696 2, Устройство по п.1,о т л и ч а ющ е е с я тем, что каждый корректор содержит элемент И-НЕ, первую и втор 1 ю группы элементов ИСЮ 1 ЮЧАЮЩЕЕ ИЛИ, первую и вторую группы элементов И, первый и второй элементы И, причем выходы элементов И первой группы подключены к первым входам соответствующих элементов И второй группы,вто О рЩе входы которых соединены с выходом элемента И-НЕ, выходы элементов И в орой группы подключены к первым в одам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ перв й группы, выходы которых соединены 1 с,первыми входами элементов ИСКЛЮЧАЮЩ Е ИЛИ второй группы, выходы которых я ляются выходами корректора, вторые в)соды первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы подклю чены к выходу первого элемеета И, вторые входы третьего и четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группысоединены с выходом второго элемента И, первый и второй входы первогоэлемента И . подключены соответственнок выходам первого и второго элементов И первой группы, первый и второйвходы второго элемента И подключенысоответственно к выходам третьего ичетвертого элементов И первой группы,вторые входы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы являются первым информационным входомкорректора, вторые входы третьего ичетвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИпервой группы являются вторым информационным входом корректора, входы элементов И первой группы и элемента И-НЕявляются управляющим входом корректора. а жеДвоичное значение синдрома ДесятичНеисправныеразряды ное значе"ние синд- рома О 0 О 0 О 1 1 0 О О О 0 1 1 О 0 1 0 1 0 1. ОО.0 О 1 1 О 1 1 1 01 1 0 1 1 Все исправныЕГЕКККГ и РРи Г,К,и ККи К 0 1 0 1 О 0 . 01 1 О 0 0 1 1 0 0 0 11 1 0 0 0181564696 бчетОииь 6 ЭОинь 8 Я 5./ РРды Гиндроиа Тираж 485 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5