Аналого-цифровой преобразователь

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ЗМ51) ОПИСАНИЕ ИЗОБРЕТЕНН АВТОРСКОМУ СВИДЕТЕЛЪСТВУ нефти СССР 974, ССР1983. АЗОВАин ори мо- измеГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР( 71) Азербайджанский институи химии им, М,Азизбекова(57) Изобретение относится кмационно-измерительной технижет быть использовано как дл р ения по стоянных эле ктриче ских сигналов, следующих на фоне аддитивныхслучайных помех, так и для определения параметров (математического ожидания) случайных процессов, Цельизобретения - повышение быстродействия - достигается тем, что в устройство, содержащее генератор 1 импульсов, генератор 4 шума, компараторы 5, 7, постоянное запоминающееустройство 9, цифроаналоговый преобразователь 13, сумматор 14, регистр 15, дешифратор 16, введенымультиплексоры 3, 10, блок 1 сравнения кодов, элемент 2 задержки,ЕЯтриггер 8 и блок 12 задания кода.1 э,п, ф-лы, 3 ил,147 бб 09 35 2 на время, равное длительности это 1Изобретение относится к информа" ционно-измерительной и вычислительной технике и может быть использ овано как для измерения постоянных электрических сигналов, в том числе действующих на фоне аддитивных случайных помех, так и для определения параметров ( математического ожидания)случайных процессов,Целью изобретения является повышение быстродействия.На фиг,1 приведена функциональнаясхема устройства; на фиг,2 - функциональная схема сумматора; на фиг.З -временные диаграммы работы устройст"ва,Пр ео бр аз о в ат ел ь содержит ге нер атор 1 импульсов, элемент 2 задержки,мультиплексор 3, генератор 4 шума,компаратор 5, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ б, компаратор 7, ВЯ-триггер 8, блок9 задания шага, мультиплексорО,блок 11 сравнения кодов, блок 12 задания кодов, цифроаналоговый преобразователь (ЦАП) 13, сумматор 14, регистр 15, дешифратор 16,Сумматор (фиг.2) содержит элемент 17 ИСКЛОЧАЮЩЕЕ ИЛИ, элементы ИЛИ 18, 19, элемент НЕ 20, элементы И-НЕ 21, 22, арифметическое устройство 23,На фиг,З обозначено 24 - 28 - напряжения соответственно на выходах генератора 1, БЯ-триггера 8, компараторов 5, 7, ЦАП 13. Х - измеряемая величина, Переход от детерминированного рекима работы к стохастическому отмечен точкой 29, точками 30 - 32показано изменение уравновешивающейвеличины на выходе ЦАП при детерминированном режиме в каждом такте,Точками 33 - 37 показаны моменты, вкоторых знаки выходных сигналов компараторов в момент опроса совпадаютв режиме стохастической компенсации,Преобразователь работает следующим образом,Синхронно поступлению импульсовгенератора 1 производится опрос сос 10 15 20 25 30 22 1 й2пгде 2 - наибольшее значение параметра Х,п - номер шага (тактового импульсаа генер атор а 1), является оптимальным с точки зрения минимума дисперсииошибки,Цикл преобразования начинается споявления на выходе блока 9 начального кода, распознаваемого дешифратором 1 б, сигнал с выхода которого устанавливает начальное состояние регистр 15 и сбрасывает ВЯ-триггер 8,Сигнал с выхода триггера 8 поступаетна управляющие входы мультиплексоров3 и 1 О, При этом мультиплексор 3 подключает выход элемента 2 задержки кпервому управляющему входу регистра15, а мультиплексор 10 подключаетвыход компаратора 5 к четвертому входу сумматора 4, Если в момент опросасостояние компаратора 5 указывает нато, что значение входного параметрапревышает уровень сигнала ЦАП 13, точисло, сформированное блоком 9, складывается в сумматоре 14 с содержанием регистра 15, в противном случаеоно вычитывается из содержимого регистра 15, Запись результата алгебраического суммирования в ЦАП 13 и регистр 15 производится сигналом с генератора 1, задержанным в элементе го сигнала, Таким образом, при сброшенном состоянии ВЯ-триггера 8 реализуется детерминированный алгоритмур авновешив ания измеря емой величины сигналом с выхода ЦАП 13, причем закон уравновешивания задается последовательностью чисел Я;, записанных в блоке 9. Детерминированный режим работы сохранения до момента совпадения ко да на выходе блока 9 с кодом, з адаваемым блоком 12 с помощью набора переключателей, Этот код задается50 55 тояния компаратора 5 и формированияпомощью блока 9 регулярной последовательности чисел 2 убывающих поопеределенному закону,В основу выбора последовательности 2, могут быть положены различные критерии, При этом ограничения накладываются лишь на характер последовательности - она не должна быть возрастающей, Например, выбор 2, из ус- ловия исходя из априорных сведений об уровне Лашумпенности сигнала и определяет ту наибольшую по величинеступень ур авновешив ающе го си гнал а,начиная с которой включается режимстохастической компенсации, Это достигается тем, что при совпадении кодов на входах блока 11 сигнал с еговыхода взводит ВЯ-триггер 8. Сигналс выхода ВЯ-триггера 8 переключает мультиплексоры 3 и 10, При этом вы 14 76609ход элемента 6 подключается к первому управлявшему входу регистра 15 ик управляющему входу ЦАП 13, а выходкомп ар ат ор а 7 подключает ся к чет вертому входу сумматора 14, В этом режи 5ме, если в момент опроса состояниекомпараторов 5 и 7 указывают на то,что значение входного параметра превышает уровень сигнала ЦАП 13, а сиг нал генератора 4 превышает нулевойуровень, то число, сформированноеблоком 9, складывается в сумматоре14 с содержимым регистра 15. Если жев момент опроса состояние компараторов 5 и 7 указывает на то, что значение входного параметра меньшеуровня сигнала ЦАП 13, а сигнал генератора 4 меньше нулевого уровня, точисло, сформированное блоком 9, вычитыв ает ся в сумматор е 14 иэ содержимого регистра 15. Запись результата алгебраического суммирования вЦАП 13 и регистр 15 производится спомощью элемента 6, анализирующего 25состояние компараторов 5 и 7 напредмет их несовпадения.Преобразование заканчивается сокончанием формирования значений шага блоком 9, Результат преобразованияфиксируется в регистр 15. Следующийцикл преобразования начинается с появления на выходе блока 9 начального кода, распознаваемого дешифратором 16, который устанавливает регистр15 и ЯЯ-триггер 8 в исходное состо 35яние.В случае измерения постоянныхэлектрических сигналов с небольшимуровнем помех может быть задан режим, при котором весь цикл преобразования будет осуществляться посредст вом детер минированной процедурыкомпенсации, Для этого необходимов блоке 12 задать код, не совпадающийни с одним из кодов, записанных вблоке 9,Введение указанных элементов исвязей позволяет в преобразователев отличие от прототипа реализоватьв пределах каждого цикла преобразования комбинацию метода детерминированной компенсации, обладающегобольшим быстродействием, и методастохастиче ской компенсации, обеспечио55вающего высокую помехоустойчивость,Это повышает быстродействие преобразователя, так как уменьшает необходимое дпя обеспечения заданной точности преобразования чи" о шагов посравнению с прототипом при сохранении помехоустойчивосги последнего.Формул а изобретения1. Аналого-цифровой преобразователь, содержащий цифроаналоговый преобразователь выход которого соединен с первым информационным входом первого компаратора, второй информационный вход которого является входной шиной, информационные входы цифроаналогового преобразователя объединены с соответствующими информационными входами регистра и соединены с соответствующими выходами сумматора, управляющий вход цифроаналогового преобразователя объединен с первым упр авляющн м вх одо м регистра, стробируюшие входы первого и второго компараторов и вход постоянного запоминающего устройства объединены и соединены с выходом генератора импульсов, первый информационный вход второго компаратора соединен с выходом генератора шума, второй информационный вход является шиной нулевого потенциала, выход первого компаратора соединен с первым входом сумматора, вторые входы сумматора объединены с соответствую"ими входами дешифратора и соединены с соответствующими выхода.и постоянного запоминающего устройства, третьи входы соединены с соответствующими выходами регистра, выход дешифратора соединен с вторым управляющим входом регистра, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, в него введены элемент ИСКЛЮЧАЮ 11 ЕЕ Ж 1 И, первый и второй мультиплексоры, блок сравнения кодов, элемент задержки, Б;:.-триггер, блок задания кода, выходы которого соединены с соответствующими первыми входами блока сравнения кодов, вторые входы которого объединены с соответствующими входами дещифратора, а выход соединен с Я входом ."Я-триггера, Б-вход которого соединен с выходом дешифратора, а выход соединен с управляющими входами первого и второго мультиплексоров, первый и второй информационные входы первого мультиплексора соединены. соответственно с выходом элемента 11 СЕ.1 ОЧАЮЯЕЕ ИЛИ и элемента задержки, вход которогосоединен с выходом генератора импульсов, выход первого мультиплексора соединен с первым управляющим входом регистра, первый информационный вход второго мультиплексора объединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и соединен с выходом второго компаратора, второй информационный вход объединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и соединен с выходом первого компаратора,а выход соединен с четвертым входомсумматора,2, Преобразователь по п,1, о тли ч ающий ся тем, что, сумматор выполнен на двух элементах ИЛИ,элементе НЕ, двух элементах И-НЕ,элементе ИСКЛЮЧАЮЩЕЕ ИЛИ и арифметическом устройстве, первые и вторыеинформационные входы которого являются соответственно вторыми и третьими входами сумматора, выходами ко.орого являются соответствующие выходы арифметического устройства,вход переноса и первый управляющийвход которого объединены н соединены с выходом первого элемента И-НЕ,второй, третий и четвертый управляю 5щие входы соединены соответственнос выходами второ го эле мент а И- НЕ,первого и второго элементов ИЛИ, входвыбора операции является шиной нулевого потенциала, первые входы первого и второго элементов ИЛИ и входэлемента НЕ объединены и соединеныс выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИвторой вход первого элемента ИЛИобъединен с первыми входами второгоэлемента И-НЕ, элемента ИСКЛОЧАЮЩЕЕИЛИ и является первым входом сумматора, второй вход второго элементаИЛИ объединен с первым входом первого элемента И-НЕ, вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и являетсячетвертым входом сумматора, вторыевходы первого и второго элементовИ-НЕ объединены и соединены с выхо 25 дом элемента НЕ,14 76609 ектор Э,Лончакова Спесивых едакт 67/56 Тираж 885 Подписное сударственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб д. 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина,101 Заказ НИИПИ о 25