Устройство для определения параметров ошибок дискретного канала связи

(51) 11/08 АНИЕ ИЗОБРЕТЕ 24-0 9. Бюл. Р 15ный научно-исслетитут радиовещатстики им. А.С.Пой электротехничеим.проф,М.А,Бон оваельного ова и кий ин У С.Изв, Р.Э.Гут,н, М.Д.Минев ьство СССР46, 1974.тво СССР10, 1978.ЕДЕЛЕНИЯ ПАНОГО КАНАЛА технике Фис.1 ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТНРЫТИРИ ГКНТ СССР ВТОРСКОМУ СВИДЕТЕЛЬСТВ(21) 427385 (22) 02.07, (46) 23.04,8 (71) Всесою тельский инс приема и аку Ленинградски ститут связи вича(54) УСТРОЙСТВО ДЛЯ ОПРРАМЕТРОВ ОШИБОК ДИСКРЕТСВЯЗИ(57) Изобретение относитс связи. Цель изобретения - повышениеточности определения параметров ошибок дискретных каналов связи с изменяющимися во времени х-ками, а такжуменьшение времени вхождения в синхронизм с входным сигналом дискретного канала связи. Устр-во содержитэл-ты И 2 и 7, датчик 3 эталонныхсигналов, блок 4 сравнения, блок 6фазирования, счетчики 8 и 9 ошибок,счетчик 13 времени, делитель 14 частоты, блок 16 вычисления (БВ) распределений ошибок методом последовательного суммирования, триггер 17и БВ 19 распределений ошибок методомэкспоненциального сглаживания, Цельдостигается введением БВ 16 и 19, оределяющих наличие распределенияошибок, что позволяет однозначновыбрать оптимальный код для данногоканала связи. 2 з.п,ф-лы, 2 ил.Изобретение относится к техникесвязи и может быть использовано дляопределения характеристик каналоцсвя зи,Цель изобретения - повышение точности определения параметров ошибокдискретных каналов связи с изменяющимися во времени характеристиками,На фиг. 1 представлена структурная электрическая схема устройствадля определения параметров ошибокдискретного канала связи; на фиг,2 -примеры выполнения ряда блоков устройства. 15Устройство содержит подключенныйк выходу 1 дискретного канала связипервый элемент И 2, датчик 3 эталонных сигналов, блок 4 сравнения, элемент И-НЕ 5, входящий в состав блока 6 Фазирования, второй элемент И ,первый 8 и второй 9 счетчики ошибок,счетчик 10 совпадений и триггер 11блокировки, входящие в состав блока 6 фазирования, подключенный к вхо ду 12 тактовых импульсов устройствасчетчик 13 времени, делитель 14 частоты, узел 15 управления, входящий всостав блока 16 вычисления распределений ошибок методом последовательного суммирования, триггер 17, узел18 управления, входящий в состав блока 19 вычисления распределений ошибок методом экспоненциального сглаживания, второй 20 и первый 21 запоминающие узлы, инвертор 22, элементИЛИ 23, узел 24 последовательногосуммирования, входящие в состав бло-.ка 16 вычисления распределений ошибок методом последовательного суммирования, узел 25 суммирования результата, узел 26 взвешивания ошибок,входящие в состав блока 19 вычисленияраспределений ошибок методом экспоненциального сглаживания. 45Первый счетчик 8 ошибок (Фиг.2)содержит счетчик 27 и регистр 28 памяти, узел 15 управления содержитсчетчик 29 и триггер 30, второй запоминающий узел 20 - дешифратор 31,элемент ИЛИ 32, ячейки 33 памяти и50элемент ИЛИ 34, элемент И 35 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 36 входят всостав узла 24 последовательного суммир ования.Наличие распределения, называемогоР(ш, п)-характеристикой, позволяетоднозначно выбрать оптимальный дляданного канала связи код, т.е. является необходимым и достаточным для этого условием.Устройство работает следующим образомКонтрольная цифровая последовательность с выхода 1 дискретного канала связи подается на входблока 4 сравнения и через элемент И 2 на вход десятиразрядного датчика 3 эталонных сигналов. С первого разряда датчика 3 эталонных сигналов (вырабатывающего копию контрольной последовательности, но с произвольным расположением ее на оси времени) сигналы поступают на второй вход блока 4 сравнения, который управляет работой блока 6 Фазирования. Это управление производится по следующему алгоритму.Если сигнал, пришедший по каналу связи, совпадает с сигналом, пришедшим с первого разряда датчика 3 эталонных сигналов, то состояние счетчика 10 совпадений увеличивается на единицу, в противном случае счетчик 10 обнуляется, а входной сигнал пе: реписывается в первый разряд датчи-. ка 3 эталонных сигналов. В результате, при отсутствии ошибок в сигнале, пришедшем по каналу связи в течение любых 10 последовательных тактов (т,е. равных числу разрядов датчика 3 эталонных сигналов), датчик 3 устанавливается в состояние, при котором он выдает с выхода своего первого разряда сигнал, синхронный с принимаемым а счетчик 10 совпадений находится в состоянии, соответствующем числу неискаженных посылок, пришедших после последней ошибки. При записи неискаженных посылок счетчик 10 совпадений выдает сигнал на элемент И 2, запрещающий поступление сигналов канала связи на вход датчика 3 эталонных сигналов. Далее, когда счетчик 10 совпадений находится в состоянии, соответствующем определенному числу неискаженных посылок (для частного случая конкретной реализации равному 32), то принима.- ется решение о начале синхронизации и включается триггер 11 блокировки, отключающий вход счетчика 10 совпадений подачей запрещающего сигнала через элемент И-НЕ 5 и открывающий через элемент И 7 вход счетчика 8 ошибок в кодовой комбинации для поступающих сигналов с блока 4 сравнения и разрешающий работу счетчика9 полного количества ошибок. В конце отмеренного количества тактов входной частоты, определяемого делителем 14 частоты на и, содержимое счетчика5 8 ошибок в кодовой комбинации переписывается в регистр перезаписи, входящий в состав счетчика 8, последний обнуляется и тем самым подготовлен к новому подсчету числа ошибок в следующей кодовой комбинации длиной и. В зависимости от числа ошибок (числа ш) регистр перезаписи определяет соответствующий адресный вход запоминающих узлов (ЗУ) 20 и 21 блока. 16 вычисления распределений ошибок Р(ш, и)-характеристик) методом последовательного суммирования. Два запоминающих узла используются для того, чтобы за сеанс измерения, определяемый счетчиком 13 времени, с помощью триггера 17 и инвертора 22 осуществлять поочередное переключение ЗУ 20 и 21 либо в режим вычисления Р(ш, п)-характеристик, либо в 25 режим хранения и выдачи вычисленного значения Р(ш, и)-характеристик. Каждый цикл измерения ЗУ 20 и 21 меняют режим работы, что позволяет производить одновременно подсчет текущего значения Р(ш, п)-характеристики и, например, отображение на индикатор" ной панели значения Р(ш, и)-характеристик за предыдущий сеанс измерений. Для конкретности положим, что триггер 17 установил ЗУ 20 в режим35 вычисления Р(ш, п)-характеристик, а ЗУ 21 - в режим хранения предыдущего вычисления. Тогда сигналом, соответствующим числу ошибок в кодовои комбинации, счетчик 8 каждые и тактов вьщает разрешение на перезапись содержимого, хранящегося по этому адресу ЗУ 20, в узел 24 последовательного суммированиягде записанное 45 число инкрементируется (добавляется единица) и переписывается по тому же адресу в ЗУ 20. Если при операции инкрементирования возник перенос, то по сигналу узла 15 управления адрес ЗУ 20, определенный счетчиком 8, увеличивается на единицу и описанная процедура с узлом 24 последовательного суммирования повторяется.Таким образом, в ЗУ 20 оказывается записанным количество ошибок ш в кодовой комбинации длиной и, а за весь сеанс измерения, определяемый счетчиком 13 времени по определенным группам адресов ЗУ 20, - вычисленные Р(ш, п)-характеристикиОдновременно с вычислением Р(ш,п )-характеристик методом последовательного суммирования в блоках 19происходит вычисление Р(ш, и )-характеристик методом экспоненциальногосглаживания, которое происходит непрерывно каждые п тактов,При этом по сигналу счетчика 8 изузла 25 суммирования результата извлекается ранее вычисленное значениеР(ш, и )-характеристик Б; котороепоступает на вход узла 26 взвешивания ошибок в обратном коде, где инкрементируется с целью получения дополнительного кода числа Бнеобходимого для того, чтобы произвестивычитание, которое заменяется сложением с числом в дополнительномкоде. Следующим тактовым импульсом,вырабатываемым узлом 18 управления,разрешается умножение числа Б, на2 1 в узле взвешивания ошибок, чтоозначает просто сдвиг на 1 разрядовчисла Б в сторону старших разрядов. С приходом третьего тактовогоимпульса узла 18 управления на узел25 суммирования результата значениечисла Х (равное 0 или 1), записанное в счетчике 8, поступает в узел26 взвешивания ошибок, где происходит суммирование Х;+ 2 Б;,-Б, иумножение на 2 . Поскольку делениена 3 эквивалентно сдвигу всего числа на 1 разрядов в сторону младшихразрядов, то это деление осуществляется записью в узел 25 суммированиярезультата вычисленной суммы сосдвигом на 3 разрядов. С приходомчетвертого тактового импульса наузел 25 в нем устанавливается значение очередного вычисления Р(ш, и)характеристик - Б1Как и при любых статистическихизмерениях, .точность определенияР (ш, и )-ха рак тери с тик тем больше,чем дольше время анализа, определяемое счетчиком 13 времени..Показания счетчика 9 полного количества ошибок могут быть использова,ны для определения средней вероятности ошибок, что, особенно в случаях, когда изменение характеристикканала незначительно, представляетопределенный интерес.При изменении заданных параметров5 . 147486 е длины кодовой комбинации и, временисеанса измерения, величины р= 2числа ш в Р(ш, и)-характеристике)устройство изменяется только количественно, но по-прежнему реализует 5ся в рамках структурной электрической схемы фиг. 1. В частности, с изменением вида эталонной последовательности, т.е. описывающего ее многочлена, может понадобиться большеили меньше регистров сдвига в датчике 3, с изменением и меняется число разрядов делителя 14. Необходимость в измерении не одной, а нескольких Р(ш, и )-характеристик в случае вычисления методом последовательного суммирования определяет емкостьЗУ 20 и 21, соответствующие адресные входы которых соединены с соответствующими выходами регистра счетчика 8, а в случае вычисления Р(ш,и )-характеристик методом экспоненциального сглаживания приводит кнеобходимости иметь не один, а несколько блоков 19 вычисления, каждыйих которых соединен с соответствующим выходом регистра перезаписи счетчика 8, причем остальные входы этихблоков запареллелены, Наконец, изменение величины 1 приводит к увеличению числа обрабатываемых разрядовузла 25 суммирования результата иузла 26 взвешивания ошибок. вход которого соединен с выходом счетчика времени, подключенным к входу триггера.2, Устройство по и, 1, о т л ич а ю щ е е с я тем, что блок вычисления распределений ошибок методом последовательного суммирования содержит последовательно соединенные инвертор, первый запоминающий узел, элемент ИЛИ, узел последовательного суммирования, узел управления и второй запоминающий узел, при этом первый выход узла управления подключен к второму входу первого запоминающего узла, третий вход которого и второй вход второго запоминающего узла сое" динены с вторым выходом узла последовательного суммирования, выход второго запоминающего узла подключен к другому входу элемента ИЛИ, второй выход узла управления подключен к второму входу узла последовательного суммирования, первый и второй входы узла управления являются первым и вторым входами блока вычисления распределений ошибок методом последовательного суммирования, третьим и четвертым входами которого являются соответственно третий вход второго запоминающего узла и вход инвертора,формула изобретения 1Устройство для определения параметров ошибок дискретного канала связи, содержащее последовательно соединенные датчик эталонных сигналов и блок сравнения, второй вход которого является входом сигнала с выхода дискретного канала связи, блок фазирования, первый элемент .И, последовательно соединенные второй элемент И и первый счетчик ошибок, счетчик времени, вход которого соединен с входом делителя частоты и является входом сигнала источника тактовых импульсов, триггер, о т л и ч а ю - щ е е с я тем, что, с целью повышения точности определения параметров ошибок дискретных каналов с изменяющимися во времени характеристиками, введены блок вычисления распределений ошибок методом последовательного суммирования, первый вход которого соединен с выходом первого счетчика 25 30 35 40 4550 1ошибок, второй вход соединен с выходом делителя частоты и другим входом первого счетчика ошибок, третийи четвертый входы соединены с выходомтриггера, блоки вычисления распределений ошибок методом экспоненциального сглаживания, первые входы которых соединены с выходом первогосчетчика ошибок, вторые входы которых соединены с выходом триггера,при этом первый вход первого элемента И соединен с.вторым входом блокасравнения, второй вход соединен спервым выходом блока фазирования, авыход подключен к входу датчика эталонных сигналов, выход блока сравнения подключен к входу блока фазирования и к первому входу второго элемента И, второй вход, которого соединен с вторым выходом блока фазирования, а выход подключен к первому входу второго счетчика ошибок, второй 3. Устройство по пп. 1 и 2, о тл и ч а ю щ е е с я тем, что, с целью. уменьшения времени вхождения вРсинхронизм с входным сигналом дискретного канала связи, блок фазиро"1474861 Составитель А. СеселкинРедактор И. Шмакова Техред Л.Олийнык ректор Э. Лончако Заказ 1912/57 Тираж 627 ПодписноеНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород,Гагарина,вания выполнен в виде последовательно соединенных элемента И"НЕ, счетчика совпадений и триггера блокировки, при этом первый вход элементаИ-НЕ является входом триггера блоки" ровки, прямой выход которого является вторым выходом блока базирования,а второй выход счетчика совпаденийявляется первым выходом блоха Фазирования,