Способ аналого-цифрового преобразования и устройство для его осуществления

ОЮЗ СОВЕТСНИХ ООИАЛИСТИЧЕСНИРЕСПУБЛИН О 1473083 03 М 1/52 ВЕННЫЙ НОМИТЕТЕТЕНИЯМ И ОТНРЫТИ ССР ГОСУД АРСПО ИЗОБПРИ ГНН ВСЕСОЮЗНАЯ меня щы,."цд Е ГБЛ 40 1;АПИСАНИЕ ИЗОБРЕТЕНИЯВТОРСКОМУ СВИДЕТЕЛЬСТВУ 24-24 нко ССР981. ФРОВОГО ПРЕВО ДЛЯ ЕГО(54) СП ОБРАЗОВ ОСУЩЕСТ (57) Из тике и жет быт томатиэ Цель - точност способа , эа врем входног(56) Авторское свидетельстВ 1075405, кл. Н 03 М 1/52Авторское свидетельствоУ 959276, кл. Н 03 М 1/52,СОБ АНАЛОГО-ЦИНИЯ И УСТРОИСТЛЕНИЯбретение относится к автома ычислительной технике и моиспольэовайо в системах ав ции научных экспериментов. овышение чувствительности и преобразования. Сущность заключается в многократном измерения преобразовании сигнала во временной интер вал и нахождении его среднего значения, причем отличительным признаком является автоматический выбор верх" него порога сравнения при этом преобразовании в зависимости от величины входного сигнала. Устройство для аналого-циФрового преобразования содержит интегратор 1, блок 2 умножения, первый и второй компараторы 3, 4, блок 5 управления, генератор 6 тактовых импульсов, цифровой ключ 7, первый и второй счетчики 8, 9, накопительный регистр 10, цифроаналоговый (ЦАП) преобразователь 11, регистр 12, блок 13 деления, управляю" щую входную пину 14, входную шину 15 преобразуемого сигнала, входную шину 16 нижнего порога сравнения, выходную шину 17, При выполнении ЦАП 1 функциональным устройство может быть использовано в качестве аналого-цифрового преобразователя с нелинейной шкалой преобразования. 2 с. и 1 з.п. Ф-лы, 2 ил. ФЬЮИзобретение относится к автоматике и вычислительной технике и может быть использовано для преобразования аналоговых сигналов в цифровые, например сигналов, генерируемых детектором под действием рентгеновского излучения в ядерной радиоэлектронике.Цель изобретения - повышение чувствительности и точности аналого-циф рового преобразования.На фиг,1 приведена функциональная схема устройства для аналого-цифрового преобразования; на фиг,2 схема блока управления. 15Устройство для аналого-цифровогопреобразования (фиг.1) содержит интегратор 1, блок 2 умножения, первыйи второй компараторы 3 и 4, блок 5управления, генератор 6 тактовых импульсов, цифровой ключ 7, первый ивторой счетчики 8 и 9, накопительныйрегистр 10, цифроаналоговый преобразователь (ЦАП) 11, регистр 12, блок2513 деления, управляющую входную шину 14, входную шину 15 преобразуемого сигнала, входную шину 16 нижнегопорогового сравнения, выходную шину17,30Блок управления (фиг.2) содержитпервый КЯ-триггер 18, первый и второй формирователи 19 и 20 импульсов,апервый элемент И 21, второй КБ-триггер 22, второй элемент И 23, третий 35формирователь 24 импульсов, третийи четвертый КБ-триггеры 25 и 26, четвертый, пятый и шестой формирователи27, 8 и 29 импульсов, элемент ИЛИ30, седьмой, восьмой и девятый формирователи 31, 32 и 33 импульсов,третий элемент И 34, пятый К 5-триггер 35.Способ аналого-цифрового преобра 45 зования основан на использовании свойства расширения динамического диапазона аналого-цифрового преобразования сигналов при повышении разрядности преобразования, .обусловленного зависимостью разрядности преобразования от числа уровней квантования преобразуемого сигнала, Согласно предлагаемому способу осуществляют заданную разрядность преобразования сигналов с нулевого нижнего значения динамического диапазона без снижения чувствительности и точности преобразования,Устройство, реализующее способ аналого-цифрового преобразования работает следующим образом. В исходном состоянии сигналом с первого выхода блока 5 управления интегратор 1 заблокирован, напряжение на его выходе удерживается на уровне ниже порога срабатывания первого компаратора 3, задаваемого сигналом на входной шине 16, первый и второй счетчики 8 и 9 находятся в нулевом состоянии. Код с выхода первого счетчика 8 подается на вход регистра 12, который включен в режим записи входного кода, Инверсный двоичный код с выхода регистра 12 подается на ЦАП 11, при помощи которого формируют выходное напряжение в соответствии с формулойвьигде Н - код на выходе первогогсчетчика 8 в двоичном представлении;И 1 - инверсный код на выходерегистра 12 в двоичном и представлении (в общем случае);аЬ - цена одного кванта цифроаналогового преобразования.Напряжение на выходе ЦАП 11 в исходном состоянии принимает заданное максимальное значение. По сигналу, поступающему по шине 4, блок 5 управления разрешает работу интегратора 1 и входной ток, поступающий по шине 15, начинает заряжать емкость С интегратора 1. Напряжение на выходе интегратора 1 меняется в соответствии с формулой1 их ТЦщювыл где- текущее время;- входной ток устройства.Увеличение напряжения на выходе интегратора 1 приводит к тому, что в некоторый момент времени С срабатывает первый компаратор 3. В этот момент времени разблокируется цифровой ключ 7 и сигналы с генератора 6 тактовых импульсов начинают поступать на счетный вход первого счетчика 8. По мере заполнения первого счетчика 8 двоичный код на его выходе увеличивается, а инверсный код на выходе регистра 12 уменьшается.Так как этот код поступает на ЦАП 11, то напряжение на его выходе сту" пенчато уменьшается от исходного максимального значения догде ГИ 1 " текущее значение двоична"Гго кода на выходе перво-го счетчика 8.Напряжение на выходе интегратора10 1 продолжает расти и в некоторый момент времени Уеы, сравняется с напряжением 11. При этом срабатывает второй компаратор 4. В этот мо" мент времени й блокируется цифровой ключ 7, а регистр 12 переводится в режим запоминания значения двоичного днфроного кода 1 й, , который накоплен в первом счетчике 8 к моменту времени С . При этом достигается сле 1дующее равенстворв= вво =паапа (йЛй р1где 11- напряжение верхнего порога;Г, -Б, - инверсный код на выходерегистра 12 в двоичном йпредставлении.Интегратор 1 устанавливается в ис ходное состояние, во второй счетчик 9 записывается "1".Начинается формирование следующего цикла интегрирования входного сигнала. На втором и последующих циклах интегрирования напряжение с выхода ЦАП 11 остается постоянным. Первый счетчик 8 продолжает подсчитывать сигналы, проходящие через цифровой ключ 7, а второй счетчик 9 подсчитывает количество полных циклов интегрирования входного сигнала. Содержимое первого счетчика 8 по окончании каждого цикла интегрирования переписывается в накопительный регистр 4 10, К моменту окончания времени преобразования, определяемому сигналом на шине 14, в накопительном регистре 10 записан код(И, р во второмйсчетчике 9 записан код и числа пол ных циклов интегрирования в течение заданного времени преобразования входного сигнала.По команде блока 5 управления блок 13 деления вычисляет величинуи / к 1 затем блок 2 умножения вычисляет величинукоторая с точностью до масштабного коэффициента М соответствует среднему значению входного тока эа время преобразования. Масштабный коэффициент М в случае, если напряжение нижнего порога на шине 16 равно О, равенМ =д 11 Е С,где Г - частота тактовых импульсовгенератора 6,Разрядность аналого-цифрового преобразователя, реализующего предлага"емый способ, увеличена на величину1 од (И,- И), где (К,Н,й) - цифровой эквивалент разностимежду максимальной и минимальной дли"тельностью первого цикла интегрирования, что свидетельствует о повышении чувствительности и точностипреобразования. Предлагаемый способи устройство могут быть использованыдля получения нелинейных характеристик преобразования при выполнениицифро-аналогового преобразователяфункциональным с монотонной (выпук"лой или вогнутой) характеристикойпреобразованияформула и з о б р е т е н и я1. Способ аналого-цифрового преобразования, основанный на последовательном выполнении циклов интегрирования входного сигнала в течение заданного интервала времени, в каждом из которых формируют сигнал, про порциональный интегралу от входного сигнала, начиная от первоначального уровня сигнала, меньшего нижнего заданного порогового уровня, осущест-вляют сравнение сформированного сиг нала с заданным нижним и верхним пороговыми уровнями, Формирование информационного интервала времени с длительностью, определяемой моментами равенства сформированного сигнала соответственно нижнему н верхнему пороговым уровням, и заполнение информационного интервала времени импульсами заданной частоты, восстанавливают первоначальный уровень сигнала, после чего осуществляют под 1473083счет количества импульсов заданнойчастоты для всех информационных интервалов времени и определяют егоусредненное значение по числу циклов интегрирования, обратную величину которого используют при формировании выходного кода, о т л и ч а ющ и й с я тем, что, с целью повышения чувствительности и точностипреобразования, на первом цикле интегрирования входного сигнала верхний пороговый уровень формируют путем преобразования текущего числа импульсов заданной частоты заполненияпервого информационного интервала втекущий инверсный код с одновременным цифроаналоговым преобразованиеминверсного кода в аналоговый сигнали в момент окончания первого инфор"мационного интервала запоминают значение текущего инверсного кода, асоответствующий ему аналоговый сигнал используют в качестве верхнегопорогового уровня на последующих циклах интегрирования, а до формирования выходного кода усредненное значение количества подсчитанных импульсов заданной частоты уменьшают кратно запомненному в первом цикле интегрирования значению текущего инверсного кода. 2. Устройство для аналого-цифрового преобразования, содержащее интегратор, информационный вход кото.рого является входной шиной преобразуемого сигнала, управляющий вход подключен к первому выходу блока управления, выход подключен к первым входам первого и второго компараторов, второй вход первого компаратора является входной шиной нижнего порога сравнения, выходы первого и второго крмпараторов подключены соответственно к первому и второму входам блока управления, третий вход которого является управляющей входной ши" ной, цифровой ключ, информационный вход которого подключен к выходу генератора тактовых импульсов, выход подключен к счетному входу первого счетчика, вход обнуления. которого объединен с входом обнуления второго счетчика, выходы подключены к соответствующим информационным входам накопительного регистра, выходы которого подключены к соответствующим первым информационным входам блока5 10 15 20 25 30 35 55 В.-входом третьего ВЯ-триггера, входом второго формирователя импульсов и подключен к выходу первого формирователя импульсов, вход которого является вторым входом блока и подделения, управляющий вход объединен со счетным входом второго счетчика, выходы которого подключены к соответствующим вторым информационным входам блока деления, о т д я ч а ю - щ е е с я тем, что, с целью повышения чувствительности и точности преобразования, в него введены блок умножения, регистр и цифроаналоговый преобразователь, выход которого подключен к второму входу второго компаратора, входы объединены с соответствующими первыми информационными входами блока умножения и подключены к соответствующим инверсным выходам регистра, информационные входы которого объединены с соответствующими информационными входами накопительного регистра, управляюпрй вход подключен к второму выходу блока управления, третий выход которого подключен к управляющему входу цифрового ключа, четвертый выход - к входу обнуления. первого счетчика, пятый выход - к счетному выходу второ го счетчика, шестой выход - к управляющему входу блока деления, информационные выходы которого подключены к соответствующим вторым информационным входам блока умножения, управляющий вход которого подключен к выходу окончания вычислений блока деления, выход окончания вычислений подключен к четвертому вхОду блока управления, информационные выходы являются шиной выходного кода.13, Устройство по п.2, о т л ич а ю щ ее с я-тем, что блок управления выполнен на первом - пятом ВЯ триггерах, первом - девятом формирователях импульсов, первом, втором и третьем элементах И, элементе ИЛИ, выход которого является вторым выходом блока, первый вход объединен с Я-входом первого ВЯ"триггера и подключен к первому вь;ходу чет" вертого формирователя импульсов,второй вход подключен к выходу шестого формирователя импульсов, вход которого подключен к выходу первого ВЯ- триггера, В вход которого объединен с первым входом второго элемента И, 1473083ключен к Б-входу второго КБ-триггера, К-вход которого объединен с входом третьего формирователя импульсов и подключен к выходу второго элемента И, выход подключен к первомувходу первого элемента И, выход которого является первым выходом блока, второй вход объединен с входомчетвертого формирователя импульсов,входом блокировки третьего КБ-триггера и подключен к выходу седьмогоформирователя импульсов, вход которого подключен к первому выходу вось.мого формирователя импульсов, входкоторого подключен к выходу третьего элемента И, первый вход которогоподключен к выходу девятого формирователя импульсов, второй вход -к выходу пятого ВБ-триггера, К-входкоторого подключен к второму выходувосьмого формирователя импульсов и является четвертым выходом блока,Б-вход объединен с К-входом четвертого КБ-триггера и подключен к выходу пятого формирователя импульсов,вход которого является четвертымвходом блока, выход четвертого КБтриггера является шестым выходомблока, Б-вход четвертого КЯ-триггера подключен к второму выходу четвертого формирователя импульсов, приэтом выход третьего формирователяимпульсов подключен к Б-входу треть"его КБ-триггера, выход которого яв ляется третьим выходом блока, выходвторого формирователя импульсов является пятым выходом блока, второйвход второго элемента И является первым входом блока, вход девятого фор мирователя импульсов является третьим входом блока.