Устройство для распределения заданий процессорам

.8)видетельств06 У 9/46,идетельство06 Г 9/46,ческий в СССР981 .ССР1984,к вычисыть исных ляетсястройстй проусловий ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫ ПИСАНИЕ ВТОРСНОМУ СВ(54) УСТРОЙСТВО ДЛЯ РАСПРЕ ЗАДАНИЙ ПРОЦЕССОРАИ (57) Изобретение относитсялительной технике и может пользовано в многопроцессо темах. Целью изобретения я повышение быстродействия. во для распределения задан,цессором содержит шифратор НИЯ.ЬМ 1;"б.,: запуска, регистр сдвига, регистр готовности, регистр готовности процессоров, преобразователь числа единиц в двоичный код, триггер квитанции, два элемента И, два элементаИЛИ-НЕ, два элемента задержки, дваодновибратора, две группы из И элементов И, группу из И одновибраторов. Устройство позволяет с помощью шифратора условий запуска определить оптимальный вариант реализации алгоритма Ропт как функции отчисла свободных процессоров св кода макрооперации, типа выполняемойоперации, размеров матриц, над которыми проводятся макрооперации ипри Чсь ) )чи, деяркопределяется для каждого Ролг таблицей истинности шифратора условий запуска,не простаивая, начать обслуживаниезаявки. 1 ил.Изобретение относится к вычислительной технике и может быть использовано в многопроцессорных системах.Целью изобретения является повышение быстродействия устройства,На чертеже изображена схема устройства.Устройство содержит группу входов1-4 кода задания устройства, одновибратор 5, шифратор 6 условий запуска, группу элементов И 7, группувыходов 8 кода вектора микропрограммы устройства, вход 9 опроса устройства, элемент И 1 О, регистр 11 сдвига, регистр 12 готовности, триггер13 квитанции, элемент ИЛИ-НЕ 14,группу элементов И 15, элемент И 16,элемент ИЛИ-НЕ 17, элемент 18 задержки, одновибратор 19, группу одновиб."раторов 20,. выход 21 подтвержденияначала обслуживания устройства, элемент 22 задержки, группу входов 23 количества свободных процессоров устройства, регистр 24 готовности 25 процессоров, преобразователь 25 числа единиц в двоичный код, группу выходов 26 устройства.Перед началом работы устройства регистры сдвига 11 и готовности 12 ЗО содержат во всех разрядах логические "0" триггер 13 квитанции находится в нулевом состоянии, регистр 24 готовности процессоров содержиткод, единичные разряды которого соответствуют свободным процессорам многопроцессорной системы, которой управляет данное устройство на выходах преобразователя 25 числа единиц в двоичный код, двоичный код, соответствующий количеству свободных процессоров р ь, на входе опроса 9 логический 0", который запирает элемент И 1 О, на выходе элемен.та ИЛИ-НЕ 14 логическая "1", которая подготавливает прохождение квитанции триггера 13 квитанции через элемент И 16 и запирает элемент ИЛИ-НЕ 17, используемый как схема И, управляемая логическими нулями, что выключает генератор импульсов, состоящий из элемента ИЛИ-НЕ 17, одновибратора 19, элемента 22 задержки, на входе сдвига регистра 11 сдвига логический "0", элемент 18 задержки выдает ца выход 21 устройства логический "0", на (И+1 )-м выходе шифратора условий запуска 6 произвольный сигнал (0-1), на выходе одновибратора 5 логический "0", который, поступая на вторые входы группы элементов И 7, запирает элементы И этой группы, все элементы И 15 группы заперты логическими "0" регистра 11 сдвига, подаваемыми на первые входы элементов И 15 группы, что не позволяет группе одновибраторов 20 вырабатывать импульсы,В первый момент времени работы устройства на группу входов 1 устройства поступает код операции КОП, на группу входов 2 поступает код типа операции ТОП, характеризующий типы операндов (операнды-матрицы, операнды-вектора, операнды-матрица/вектор, операнды-матрица /скаляр и т.д. ), на группы входов 3 и 4 поступают коды - размеры матриц-операндов, соответствующие операнду большей размерности. Формат адреса, поступающего на вход шифратора 6 условий запуска, имеет следующий вид:ТОП ш иКОППо сформированному адресу выбирается код варианта реализации макрокоманды, имеющей следующий формат:ВМ 1 н Ргде- код, в котором количествоединиц равно количествунеобходимых процессоров;ВМ - вектор микропрограммы,реализующей макрокомандудля устройства управленияпроцессоров;Р - бит подтверждения неравенства,В следующий момент времени . навход 9 опроса подается логическая"1". Если в этот момент количествоединиц в коде чменьше количества единиц в коде р, что бит Р содержит нуль и в устройстве ничего не происходит до тех пор, пока процессоры, выставляя сигналы "Свободен" на входы 23 устройства, не установят в регистре 24 готовности процессоров такой код, что количество единиц в ,коде нсЬ станет больше или равно количеству единиц в коде н, В этом случае бит Р содержит единицу, которая пропускается через элемент И О, а также инициирует выработку енничного импульса однавибратором 5, Единич3 1437864ный импульс, выработанный одновибратором 5, открывает все элементы И 7группы. Код с количеством единициз регистра 24 готовности процессоровпереписывается в регистр 12 готовностиПосле этого изменение сигналов на группе входов устройства невлияет на работу устройства.Изменение сигнала на выходе элемента И 10 с "0 в "1 устанавливаеттриггер 13 квитанции в "1" и квитанция с выхода триггера 13 квитанциичерез элемент И 16 поступает на входзаписи регистра 1 сдвига. Изменениесигнала на входе записи регистра 11сдвига с "0" на 1" переписывает кодс первого по 1-й выходов шифраора 6 условий запуска в регистр 11сдвига. Так как весовой код Мн в ре ц,в,= 1 со+ (1 св ("-1)гистре сдвига не ранен нулю, элементИЛИ-НЕ 14 вырабатывает на своем выходе логический "0". Код 1 и открыва -ет те элементы И группы элементов И15, которые соответствуют разрядамкода Л 1 ц, содержащим единицы,В следующий момент времени логический "0", выработанный элементомИЛИ-НЕ 14, запирает элемент И 16 иотпирает схему И по нулям (элементИЛИ-НЕ 17). Через интервал времени"О", подготавливая его к выработкеквитанции на новую заявку,Логические "1", выработанные элементами И 15 группы, запускают соответствующие одновибраторы группы од-новибраторов 20 и сбрасывают разрядырегистра 24 готовки процессоров, соТрТ = +" + у12 "9 лЪ + 0+ "1ответствующие совпавшим единицам разрядов регистров сдвига 11 и готовности 12,35 1 н 1= 1 нч-(+ ( цн сь 1- ) в 1 = 1,Имакс 55 где Р н - код, содержащийся в регистре 1 сдвига к началу момента времени С,В следующий момент времени единичные импульсы, выработанные группой одновибраторов 20, поступая на группу входов установки в "0" регистра 11 сдвига и группу входов установки в "0" регистра 12 готовности, устанавливают в регистре 11 сдвига код. код, содержащийся в регистре 12 Готовности к началумомента временитекущий номер сдвига регистрасдвига,С - момент времени, соответствующий появлению на выходе одновибратра 19 -го ( импульса при обслуживанииодной заявки,;И - максимальное количествосдвигов в регистре 11 сдвига, за которое происходит 15 выделение процессоров одной заявки,В регистре 12 готовности устанавливается код (1 св" Логическая "1", сформированная навыходе элемента ИЛИ-НЕ 17, запускает 25 одновибратор 19, который вырабатывает единичный импульссдвига.В следующий момент времени С;,единичный (+1)-й импульс, выработанный одновибратором 19, сдвигает со держимое регистра 1 сдвига:н-" 1 , к 2,ггде + определяет временной интервалТ 1,С)+ 4 Т 1При этом генератор, состоящий изэлемента ИЛИ-НЕ 17, одновибратора 19,элемента 22 задержки, введен в режимгенерации импульсов. Период колеба 40 ний генератора где: 2 - длительность задержки эле. -алъмента 22 задержки;45щ - длительность импульса, выработанного одновибратором.Если на выходе элемента 18 задержкивыработан единичный импульс, то триггер 13 квитанции устанавливается в"0". Длительность задержки элемента18 задержкил. Мс 1 лзгде 7 - длительность задержки распространения сигнала от первого входа записи регистра11 сдвига до входа элемента19 задержки.Устройство приняло заявку, чему соответствует единичный импульс на выходе 21 устройства,и оно готово к приему следующей . Далее логические , выработанные элементами И 15 группы, запускают соответствующие одновибраторы группы одновибраторов 20. Далее в устройстве происходят изменения, описанные выше и приво дящие к выработке импульсов сдвига на выходе одновибратора 1 9 Такие циклы продолжаются до тех пор, пока в регистре сдвига не окажется нулевой код, При этом элемент. ИЛИ-НЕ 1 ч 15 вырабатывает "1", которая срывает колебания генератора и открывает элемент И 1 б, Если до этого момента поступила новая заявка на обслуживание и ЦрЦ, т.е, бит Р = 1, то запи санная в триггер 13 квитанции "1" пропускатеся на вьгход 21 устройства. Устройство начинает. обслуживать новую заявку. 25Формула изобретения Устройство для распределения заданий процессорам, содержащее И-разрядный регистр сдвига (И - количество процессоров), первый и второй одно вибраторы, 17-разрядный регистр готовности, первый и второй элементы И, триггер квитанции, первый и второй элементы задержки, И-разрядный регистр готовности процессоров, первую и вторую группы из Б элементов И, группу из И одновибраторов, причем группа входов установки в "1" регистра готовности процессоров является группой входов готовности процессо ров устройства, выход -го разряда=1,И ) регистра готовности процессоров соединен с первым входом -го элемента И первой группы, выход которого соединен с 1-м входом груп пы входов установки в "1" регистра готовности, выход 1-го разряда которого соединен с первым входом х-го элемента И второй группы, выход х-го одновибратора группы соединен с 1-м 50и входом группы входов установки в О регистра сдвига и -м входом группы входов установки в "О" регистра готовности, выход 1-го разряда регист 3ра сдвига соединен с вторым вхо дом 1-го элемента И второй группы, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены шифраторусловий запуска, преобразовательчисла единиц в двоичный код, первый и второй элементы РЛИ-РЕ, причем группа входов кодов заданияустройства является первой группойвходов шифратора условий запуска,первая группа выходов которого является первой группой выходов устройства,1-й выход шифратора условий запуска соединен с -м входом группывходов установки врегистра сдвига, (И+1)-й выход шифратора условийзапуска соединен с входом первогоодновибратора и первым входом первого элемента И, второй вход которого является входом запуска устройства, вторые входы элементов И первой группы объединены между собой исоединены с выходом первого одновибратора, выход первого элемента Исоединен с входом установки в "триггера квитанции, выход которогосоединен с первым входом второгоэлемента И, выход которого соединенс входом записи регистра сдвига и свходом первого элемента задержки,выход которого соединен с входомсброса триггера квитанции и являетсявыходом устройства, выход 1-го разряда регистра сдвига соединен с -ивходом первого элемента ИЛИ-НЕ, выход которого соединен с вторым входом второго элемента И и с первымвходом второго элемента ИЛИ-НЕ, выход которого соединен с входом второго одновибратора, выход которогосоединен с входом сдвига регистрасдвига и с входом второго элементазадержки, выход которого соединенс вторым входом второго элементаИЛИ-НЕ, выход 1-го элемента И второйгруппы соединен с входом-го одновибратора группы и с 1-м входом группы входовустановки в "О" регистра готовностипроцессоров, группа выходов которого соединена с группой входов преобразователя числа единиц в двоичныйкод количества свободных процессоров, группа выходов которого соединена с второй группой входов шифратора условий запуска, группа выходоврегистра готовности процессоров является второй группой выходов устройства.14378 б 3 Составитель В. Красюк Техред Л,Сердюкова Корректор С. Черни Редактор Е. Копча Тираж 704 Подписное В 1 ИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5