Способ преобразования двоичного г-разрядного кода

Номер патента: 1038935

Опубликовано: 30.08.1983

Авторы: Громаковский, Левина

МПК: G06F 7/06

Метки: выделения, двоичных, значащих, кодов, многоразрядных, последовательности, разрядов

...разрядов, кроме К"го , соединен с вторым адресным входоч (1+1)-го накопителя и с информационным входом промежуточного регистра (1+1 )-го блока для последовательного ьыделения значащих раэря" дов вьи,о,:1 регистра результата К-го блока для последовательного выделенля значащих разрядов является инФормдционным зыхо,ом устроиства, Вы 4 О ход каждо о :-го накопителя соединен с втао.,ч информационным входом узла Выделен я значащих разрядов 1-го блока для последовате.пьного выделения значащих разрядов, выходы всех узлов оценки количества значащих разрядов, кроме первого, соединены с соответствующими Вход"ми Второй группы входов узла управления, первый и второй Выходы которого соединены соответственно с управляющими входом узла выделения...

Номер патента: 1649671

Опубликовано: 15.05.1991

Авторы: Броватый, Матюшенко

МПК: H03M 7/02

Метки: золотой"-1, код, кода, пропорции, фибоначчи-1

...будет комбинация первого канала, в мультиплексоре 12.2 на выходе будет комбинация второго канала, Узлы 10,3 и 11,1 элементов И остаются закрытыми, а узлы 10.2, 10.1, 11,2, 11.3, элементов будут открытыми, На входе сумматора 2 сформируется код:"0000,0100,0110,0110.0110.0000", которыйпо приходу синхроимпульса 8 просуммируется с ранее сформированными. По синхроимпульсу 7, на выходе распределителя 4 сформируется комбинация "0001", а на выходе преобразователя 3 "111". При этом на выходе коммутатора 13 сформируется комбинация первого канала"1111" т,е. старших разрядов входного кода. Мультиплексоры 12.3 и 12.2.подключены на первый канал мультиплексора 12,1 - на второй канал. Все узлы,10 и 11 элементов И открыты. На входе сумматора 2...

Номер патента: 1325708

Опубликовано: 23.07.1987

Автор: Чистяков

МПК: H03M 7/12

Метки: весом, двоичного, код, кода, младшего, произвольным, разряда

...выход дешифратора 8, 10 в следующее состояние, При этом по перепаду сигнала на первом входе формирователя 12 на его выход выдается единичный сигнал, который, поступив на вход генератора 1 импульсов, блокирует выдачу тактовых импульсов, поскольку младшая часть счетчика 17 во время преобразования находится в режиме записи, то состояние регистра 14 оказывается пере писанным в соответствующие разряды счетчика 17, Следующий цикл преобразования начинается после прихода очередного импульса на вход 18 установки исходного состояния, 25Структура предлагаемого преобразователя позволяет за счет расширения числа выходов дешифратора 8 и соответствующего числа блоков памяти констант увеличить секционирование выходного счетчика. Наличие счетных...

Номер патента: 191895

Опубликовано: 01.01.1967

Автор: Злотник

МПК: H03M 7/02

Метки: весом, двоичиого, двоичный, код, кода, перекодирования, постоянным

...Ив, подходят только цепи В;. На втоРые входы схем совпадениЯ Ив, - Лгв поступают импульсы 1,. К выходам схем Лгвг - Лгвл подключены входы триггеров Твг - Тв запоминающих преобразованное слово веса ХУстройство работает следующим образом, На вход устройства исходный код подается по К цепям в параллельном коде и запоминается на К триггерах Т, - Тк, Предполагается, что моменты поступления разрядов по К цепям сдвинуты во времени относительно друг друга в соответствии с расположением разрядов в последовательном коде. Предполагается также, что нумерация разрядов исходного кода ведется, начиная с более позднего по времени разряда так, что, например (К - 1)-й разряд поступает вслед за разрядом К (К - 2) -й вслед за (К - 1)-ым и т.д.до...

Номер патента: 1020815

Опубликовано: 30.05.1983

Авторы: Куликов, Потапов

МПК: G06F 5/02

Метки: весом, двоичный, код, кода, постоянным

...группу 3 сумматоров 31, Зт, Зр ; предназначенных цня хранениядвоичных эквивалентов весовых коэффициентов рразрядов преобразуемого кода: группу 4 пороговых элементов 4;, 4,4 р первую группу 5 эпементовИ 5, 5),., 5 р вторую группу 6 элементов И 6, 6.6 Р, группу 7 эпементов 71, 7 , 7(р . задержки,предназначенных дпя зацержки подачи управляющего сигнала на очередной сумматор За, 3 Зр группы на времявычитания ипи записи одного чиспа в . предыдущем сумматоре; эпемент НЕ 8,элемент И 9, распредепитепь 10 импульсов, регистр 1 1 сдвига и сумматор 1 2реэупьтата.В зависимости от чиспа разрядов впреобразуемом коде (р)д,), типа ограничения на вес кодов, коды с постояннымвесом или коды с ограниченным весоми значения параметра ограничения,...