Параллельный аналого-цифровой преобразователь

(59 4 М 1 ЗСЕСОЗЩ 13,цниаотиПИСАНИЕ ИЗОБРЕТЕНИ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ К А ВТОРСНОМУ СВИДЕТЕЛЬСТВ(71) Институт теплофиэики СО АН СССР(57) Изобретение относится к измерительной технике и предназначено дляпреобразования широкополосных аналоговых сигналов с разрешающей способностью 1-разрядного устройства приодном и -1)-разрядного устройствапри двух входных сигналах. Цельюизобретения является расширение области применения за счет воэможностиодновременного преобразования большего числа сигналов, В преобразователь, содержащий шифратор 16, дели133253тель 3 напряжения, группу 1 компара, блок 2 управления, дне группы 14торов с памятью введены пять муль- и 15 элементов ЗИ-НЕ, инвертор 13,)к-(типлексоров 5-9, два аналоговых сум- элемент 12 задержки и группа из (2матора 10 и 11, буферный усилитель - 1) резисторов 17, 1 з.п. Ф-лы, 3 ил, Изобретение относится к измерительной технике и предназначено для преобразования параллельным методом широкополосных аналоговых сигналов с методической погрешностью 1-разрядного устройства при одном входном сигнале и (Е)-разрядного устройства при двух входных сигналах, измеряемых одновременно,Целью изобретения является расширение области применения эа счетвозможности одновременного преобразования большего числа сигналов;На Фиг, 1 приведена функциональная схема предлагаемого устройства;на фиг. 2 - Функциональная схема блока управления; на фиг, 3 - временныедиаграммы, поясняющие работу устройства,Параллельный аналого-цифровой преобразователь содержит группу 1 соск)тоящую из (2 - 1) компараторов с памятью, блок 2 управления, делитель 3напряжения, буферный усилитель 4, спервого по пятый мультиплексоры 5-9,первый 1 О и второй 11 сумматоры, элемент 12 задержки, инвертор 13, первую 14 и вторую 15 группы, состоящиек-из (2 - 1) элементов ЗИ-НЕ каждая,шифратор 16, группу токоограничивающих элементов, выполненныха резисторах 17, первую 18, вторую 19 итретью 20 входные шины, шины 21 и 22соответственно Готовностьп и "Пускпервые 23 и вторую 24 выходные шиныи шину 25 "Режим". Блок управления содержит с первого по четвертый одновибраторы 26-29, первый 30 и второй 3 элементы И-НЕ.На временных диаграммах отмечены моменты времени , и С прихода запускающего сигнала 11, моменты времени , ) , и Сг выработки сигнала.(02 готовности результата и моментсмены кода 12 режима работы устгройства, Кроме того, на временных диаграммах показаны величина С задержки сигналов элементом 12, величиныи С времени преобразования одногого 1 и двух У, и П, измеряемых сиг налов, величина Цсигнала опорного1 1источника, сигналы П и П, на выходаханалоговых сумматоров 1 О и 11 соответственно и сигналы 01, 03 и 04 напервом выходе блока 2, на выходахмультиплексора 5 и элемента 12 задержки соответственно,Преобразователь работает следующим образом.Двоичный код 12 источника кода режима управляет двоичным 5 и аналоговыми 6-9 мультиплексорами и обеспечивает в одноканальном режиме измерения сигнала 13 прохождение на выходымультиплексоров сигналов 11) а в двух канальном режиме измерения сигналовЦ и 11, - прохождение сигналов У, и11, . Таким образом, в одноканальномрежиме работы на первые входы сумматоров 10 и 11 поступают нулевые сигпалы, а на их вторые входы - измеряемый сигнал 11. Это обеспечивает формирование на выходах сумматоров 1 О и11 сигналов 11 и Ь,) равных измеряемому сигналу У) которые поступают 30 на третьи входы компараторов и сравниваются с опорными напряжениями шкалы эквидистантных напряжений, сформированной на первых входах компараторов с помощью источника опорного 35 ( игнала У и делителя 3 напряженияВ момент С по строб-сигналу 11 воккомпараторах запоминается (2 - 1)-разрядный унитарный эквивалент сигналаП(,)4 О Выходные сигналы младших компараторов поступают на вторые и третьи:входы элементов ЗИ-НЕ первой группы14, выходные сигналы старших компараторов - на вторые и третьи входы 45 элементов ЗИ-НЕ второй группы 15, ак-выходной сигнал 2 -го компараторапроходит через мультиплексор 5 и поступает на вход элемента 12 задержки, на первые входы элементов ЗИ-НЕ первой группы через инвертор 13, а на первые входы элементов ЗИ-НЕ второй группы 15 непосредственно, Это обеспечивает формирование на входах шифратора 16 единичного позиционного кода из унитарного кода младших компараторов в случае БсБ/2 или иэ унитарного кода старших компараторов в случае 11 Б, /2. На выходах шифратора 16 формируется значение (1-1) младших разрядов двоичного эквивалента сигнала Б, а на выходе элемента 12 задержки - значение его старшего разряда, В двухканальном режиме измерения сигналов У и 1. на входы сумматора 10 поступают измеряемый сигнал Б и нулевой сигнал с выходов мультиплексоров 9 и 8, а на его выходе образуется сигнал П равный Б, /2, который поступает нак- третьи входы с первого по (2 - 1)-й младших компараторов и сравнивается с эталонными напряжениями младшей половины шкапы опорных напряжений. На входы сумматора 11 поступают измеряемый сигнал 11 и выходной сигнал буферного усилителя 4 с выходов мультиплексоров 7 и 6, а на его выходе формируется сигнал П равный Б/2+0 /2, который поступает на треоктьи входы с (2 - 1)-го по (2 - 1)-й старших компараторов и сравнивается с эталонными напряжениями старшей половины шкалы опорных напряжений, В момент С, по строб-сигналу 11 в младших компараторах запоминается (2"-1)-разрядный унитарный эквивалент сигнала Бо(й, ), а в старших компараторах - (2" -1)-разрядный унитарный эквивалент сигнала Б(Сд), В двухканальном режиме работы на выход мультиплексора поступает сигнал 01 с первого выхода блока 2 управления, который вырабатывает на интервале С, - С нулевой код, а на интервале С-С - единичный код. На входах шифратора 16 формируется единичный код из унитарного эквивалента сигнала У на интервале-Тр иуО из унитарного эквивалента сигналана- интервале С - с помощью соответственно первой и второй групп элементов ЗИ-НЕ. Шифратор 16 формирует (-1)-разрядные двоичные экви валенты сигнала Б к моменту С и сигнала П к моменту й, а выходной сигнал 01 блока 2 задерживается элементом 12 на время С , что обеспечидвает на его выходе в момент С, номернулевого канала, а в момент С - номер 5первого канала двухканального устройства, Таким образом, предлагаемыйпреобразователь обеспечивает формирование параллельным методом как 101-разрядного результата преобразования сигнала Б в одноканальном режиме, так и последовательности ф)- разрядных результатов преобразова"ния сигналов У и Б номеров их ка налов в двухканальном режиме.В предлагаемом преобразователеобеспечивается одноканальный режимизмерения параллельным методом сигнала 11 одного источника и двухканальный режим измерения параллельнымметодом сигналов Б и Б двух источников одновременно, что расширяетего функциональные возможности и область применения по сравнению с известным, Предлагаемое устройство позволяет также получить существенныйэкономический эффект-, так как устройство с гибкими, программно измененными параметрами заменяет собой триотдельных известных устройства сжесткими параметрами, что обеспечивает сокращение затрат на разработку и изготовление,Формула изобретения351. Параллельный аналого-цифровойпреобразователь, содержащий первуювходную шину, шифратор, делитель напряжения, с первого по (2 - 1)-й компараторы с памятью, первые входы которых объединены и являются шиной"Пуск, а вторые входы соединены соответственно с выходами делителя напряжения, первый и второй входы кото рого являются соответственно шинойнулевого потенциала и шиной опорного напряжения, а выходы шифратора являются первыми выходными шинами,о т л и ч а ю щ и й с я тем, что, 50 с целью расширения Области примененияэа счет возможности одновременногопреобразования большего числа сигналов, в него введены с первого по пятый мультиплексоры, первый и второйаналоговые сумматоры, буферный усилитель, блок управления, первая и вторая группы из (2 - 1) элементов ЗИ-НЕкаждая, инвертор, элемент задержки,1332533 вход последнего из которых объединенс первым информационным входом второго мультиплексора и является первойК входной шиной, третьи входы с (2 ++1)-го по (2 - 1)-й компараторов с памятью объединены и подключены к выходу второго сумматора, первый входкоторого соединен с выходом третьего 10 мультиплексора, а второй вход подключен к выходу второго мультиплексора,второй информационный вход которогосоединен с выходом буферного усилителя, вход которого соединен с вторымк.1входом 2-го компаратора с памятью,вторые входы с первого по (2 - 1)-йк-элементов ЗИ-НЕ второй группы соединены соответственно с прямыми выхок. кдами с (2 +1)-го по (2 - 1)-й компараторов, а третьи входы с первогопо (2 -2)-й элементов ЗИ-НЕ второйгруппы подключень 1 соответственно кинверсным выходам с (2" +1)-го пок(2 -1)-й компараторов с памятью, 25 с первого по (2- 1) токоограничива) к.ющие элементы, выполненные на резисторах, ,первые выводы которых объединены и являются шиной питания, а вторые выводы подключены к соответствующим выходам одноименных элементовЗИ-НЕ первой и второй групп и объединены с соответствующими входами шиф ратора, первые входы элементов ЭИ-НЕ второй группы объединены с входом инвертора и элемента задержки и подключены к выходу первого мультиплексора, выход элемента задержки является второй выходной шиной, первые входы элементов ЗИЕ первой группы объединены и подключены к выходу инвертора, вторые входы соединены соответственно с прямыми выходами с первого по (2 -1)-й компараторов с памятью, а третьи входы соединены соответственнос инверсными выходами с второго пок-(2 )-й компараторов с памятьюпрямой выход последнего иэ которых соединен с первым информационным входом первого мультиплексора, второй информационный вход которого подключен к первому выходу блока управления, второй выход которого является шинойГотовность , первый вход явля 30 ется шиной "11 уск", а второй вход объединен с входами управления с первого по пятый мультиплексоров и является шиной нРежим, первые информационные входы третьего, четвертого и пятого мультиплексоров объединены З и являются шиной нулевого потенциала, вторые информационные входы третьего и пятого мультиплексоров являются соответственно второй и третьей входными шинами, третьи входы с перН вого по 2 -й компараторов с памятью объединены и подключены к выходу первого сумматора, первый и второй входы которого соединены соответственно с выходами пятого и четвертого муль типлексоров, второй информационный 2, Преобразователь по п. 2, о тл и ч а ю щ и й с я тем, что блок управления выполнен на первом, втором, третьем и четвертом одновибраторах и .первом и втором элементах И-НЕ, выход последнего из которых является вторым выходом блока управления, первый вход соединен с выходом четвертого одновибратора, а второй вход подключен к выходу второго одновибратора, вход которого объединен с первым входом первого элемента И-НЕ, подключен к выходу первого одновибратора и является первым выходом бло. ка управления, первым и вторым входами которого являются соответственно вход первого одновибратора и второй вход первого элемента И-НЕ, выход которого соединен с входом третьего одновибратора, выход которого подключен к входу четвертого одновибратора.1332533 И. Булл Корректор Е,Рош ед Заказ 3848/55 роизводственно-по афическое предприятие, г. Ужгород, ул ктна ОЯ ОФ тавитель Ю,Спиридоновред Л, Сердюкова Тираж 901НИИПИ Государственного кпо делам изобретений и о035, Москва, Ж, Раушс Подписноеитета СССРрытийя наб д, 4