Статистический анализатор

(5 ф(Гбю ф 1л в1ь 4 ф 1 ц "( ю ОСУДАРСТВЕННЫИ КОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ИСАНИЕ ИЗОБР ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Институт электродинамики АН УССР (72) И. П. Гринберг, О. Л. Карасинский, Ю. А. Нейтер, С. Г. Таранов и Р. Б. Хусид (53) 681.3(088,8)(54) СТАТИСТИЧЕСКИЙ АНАЛИЗАТОР (57) Изобретение относится к области вычислительной техники и предназначено для определения характеристик случаиных процессов. Целью изобретения является расширение функциональных возможностей за счет определения среднего значения и средне- квадратического отклонения сигнала. Статистический анализатор содержит аналогоцифровой преобразователь, мультиплексоры, два сумматора, запоминающее устройство. Для достижения цели введены квадратор, формирователь адреса и блок вычисления параметров случайного сигнала. Анализатор работает в соответствии с блок-схемой алгоритма и таблицей, представленными в описании. 4 ил, 1 табл.зобретсние относится к вычислительной и измеря гсльной технике и предназначено лля опрелелсния характеристик случайныхСк ссон.1 селью изобретения является расширение 5 функциональных возможностей за счет опрел пения срелнего значения и среднеквадрагического отклонения сигнала.Г(а фи. 1 приведена структурная схема преллагнемого анализатора; на фиг. 2врсменные диаграммы, на фиг. 3 - одна з нзможных реализаций бчока вычисления рслставления параметров случайного сигна.а; на фиг. 4 блок-схема алгоритма чо гь, иза 1 ор а.Статистический анализатор содержит 15 ана.сп с-цифровой преобразователь (АЦП) 1, квалрагор 2, формирователь 3 адреса, ,у.ьгписксор 4 и 5, сумматор 6, запомни;юпсес устройство (ЗУ) 7, блок 8 вычисления паралетров случайного сигнала, блок 9 синхронизации.В состав блока 8 входят индикатор 10 и дзел 11 задания адреса. В состав блока 9 ьхслят триггер 12, таймер 13, генератор 14 гактовых импульсов (ГТИ), элементы И 15 н 16, счечик 17 и шифратор 18. В состав ;нализатора гакже входит элемент И 19, ыхолной сигнал которого используется лл автоматического остапова анализатора.2 к 8 может содержать микропроцессо 2) (и, основе микросхемы КР 580 НК 80), параллсльно программ ируемье интерфейсы 30 У ", 22 и 23, ОЗУ 24, 11 ЗУ 25, индикагр 1) и узел 1 задания адреса, и также ;п алроса (11 А), шину данных (ШД) и ину управления (ШУ).Аализатор стсп истических характеристик рисответ слелуюгцим образом. 35Сппсз, Пуск устанавливает ячейки ЗУ 7 в сО, а триггер 12 - в 1. Открывается элеменг И 15 и выходные импульсы таймера 13 поступсю 1 на вход установки в 0 счстчика 17. Гри этом сннмается сигнал 40 на выходе перспсхзнения счетчика 17, открьвается элемс нт И 16 и счетчик начинает сче 1 выходных импульсов 1 ТИ 14. Из выход.ниа ситалов ссстчика 17 прн помоши шифрагор 18, который ирелставляет собой логссскуо комбинационную схему, формиру югся сигналы управления У - Уд (фиг. 2).11 осгс персполнсния счетчика 17 сигнал на со выходе переполнения закрывает элемент 1 6 и блск) перс холит в режим ожидания слслуюгцего импульса гаймера 13.Сигнал У па гыходс шифратора 18 за пускает АЦ 11 1. срез время 1(фиг. 2) оканчиваес ппкл преобразования выборки хного сигнала Г, в кол ХдвпКод Хднц нступает на информационный вход формирателя 3 алреса, который при условии) =-О преобразует код Хдш в код алрс А с=)Хд и) ячейки ЗУ 7, в которой ; капли нается кол ичество А, выборок входного сигнала К, попавших в некоторый ин тервалХ Хь. При комбинации сигналов У,= 1, У=0 на выходе формирователя 3 адреса формируется код адреса Аэ ячейки ЗУ 7, в которой хранится сумма выборок входного сигнала)т5 =.ХХ,. (1) Г 1 ри У 2=0, У=1 формируется код адреса А 52 ячейки, в которой хранится сумма квадратов выборок входного сигналаЯ52=ХХ. (2)=сПри У 2=1, Уз=1 формируется код адреса Ад ячейки, в которой хранится код количества выборок Л), которое было проанализировано. Выходной код формирователя 3 адреса через мультиплексор 5, при условии, что сигнал У 5 равен 0, поступает на ША ЗУФормирователь 3 адреса может быть выполнен на основе интегральных микросхем постоянного запоминающего устройства (ПЗУ), При этом возможно разбиение диапазона изменения входного сигнала У на одинаковые интервалыХ Х,+ или неодинаковые, например на краях диапазона более широкие.Рассмотрим пример кодирования ПЗУ, на основе которого выполняется формирователь 3 адреса. Пусть выходной код АЦП 1 имеет восемь разрядов. Диапазон изменения входного сигнала разбит на десять одинаковых интервалов, т. е. в ячейках с адресом 09 будут храниться коды количества выборок, попавших в интервалы О; 0,1 Хмакс, 0,1 Хмакс, ),2 Хмас0,9 ХмькХмакс, В ячейках с адресами 10, 11 и 12 хранятся коды 5, 52, Л/. В этом случае в ПЗУ следует занести коды, приведенные в таблице У У 2 ВхОды ПЗУ ВыхОдыПЗУ адресХ АПЦ ячеики Содержимое ячейки 0000 0000 0001 10010001 010 0011 0011 0011 0100 1110 0101 1110 0110 1111 1111 ХХХХ ХХХХ ХХХХ ХХХХ ХХХХ ХХХХ 0 0 0001 0 1001 0 0 1 1 0 1 1 1 О 11 00 52 М и е. Знаком Х о произвольное ние разрядов. римеча тмечен состоя За один цикл работы устройства проис. одит изменение содержания четырех ячеек У 7. Сначала при Уз=О и У 2=0 выбираетсяя 1 сйк 4 с длрссом Л=/.Х ), к солсржичолко 1 орои ири(34515 етс 53 1, которая (с рсм,1,ГЯ.3 ексОР 4 31 ол 1 ссЯ и;1 140, с) мч;310р;) 6, ид лруОи 450,1 когороО ио,3 есясолержимое ячейки 55)/( Х (и . Б,у,04кол сумм атс)1)ч) 6, рзвицй ,ЗУ/ /,Х) 1дзиосится в ячейку с зтим же длресом в момент появления сигидла У,) ид (:-вколс ЗУ 733)тем ири У(=(3 и У == )цорежется я(гикс дл 1)ссора А 5), д 14 з 130. сум 3 Гор 3 6 1 ср(3МУ;1 ЬтИПЛЕКСОР 4 ПОЛД( ГСЯ КОЛ Л (н), В(,1(ОЛиой кот сумм 3 Орг) 1. равии (3.1, (+),нионнь(и нхОд котОРОГО ив.15 И.т(я ин(1)ОР) ,Иион н ы л входом д нд;1 издторд, нр Вы и и и (ОР(1 л(л,1 ьтин,Сксорь(, 6.1 Ок синхр 03(из(1- и, (1 м(Ор и з(1 иом индк)цеустройстВО, и н(1 ОР ма цион ны й вход которого соединен31)(ходол сумматора, выход с(клинен с пери ь 1 м и 3 ф О р м д ц и О н н ь( и В х Од О м с Л л) м 1 тор д, )дресвы и нхОл 3(нол(1 на к)1 це(0 у стройстВд соединен с выходом первого л(ультинлексора, первый и второй выходы блока синхрони- .(3 1 И И ИО, и.1 К)Ч Н Ы СООТ ВЕТСТ ВЕН НО К ВХОДУ (днлскд дн(лоп-цифрового нр(обра.)ОВте,я и ВОлх синрони:31 ции звиси заноми;(к);пго . Гройс гн(3, От.с)(и 01 из)( гл), 110, с 1. 1)к 1) ) 1 и Р 1(и 51 фл 1(к(1110111 с( ь 1(ых Н).(л 1(к)и)с Ги з(1 с 3 с 1 Онрдел(1(ия 1)елн(ГО 115(Р(д 1кнд;(рск( тк:1. (цния сиги(113, он солер)кит кндлрдтор, (1)ОР- м(РОВ; .1,;лр(д и 6 Ик )ь(ч),(Иия ндр;1- ))Он с(31(ИО О (и(н(1,13, ври )тол ВН 1 ХО,1 ,) 1; 10 О ц(1)РОВОГО иробрзОВ)31 Г 151 нод. к,(н)н и к информ(ционному входу формиРон(15151 )лРс( и 1 РВОл 1 л ин(1 ОРл 1ци 01 ному холу второ(о л(ульт)(нл(. ксорд нИО- рлсзн(нно, и черз кдлрдтор к Второму инф 01)ма(ионномл 1)хОЛ) втОРОГО мультиплексора, третий информационный вход которого является входом логической единицы днализдтора, выход второго мультиплексора подключен к второму информационному входу суммдторд, а первый и второй синхровходы второго мультиплексора объединены соответственно с нервыл( и вторым синхровходами формирователя адреса и нодключены соответственно к третьему и четвертол(у выходам блока синхронизации, Вход Пуск которого и вход сброса запоминаю(пего устройствд объединены и являк)тся входом 11 у(к )н(1 лиздтОрд. Вь(хйд фйрмироателя длресд иолключн к нернол(у информдционному входу пеРвого мультинл(ксора, второй ИифОР)ЦИОННЫИ ВХО,( КОТОРОГО СОСЛИНН с инфОрм(11(ионным ВыхОЛОм блока Вь(1 ис 1- н(5 ИВР(1 м(ГРОВ сг 1 У(динО(О си(нсд, инфОР- МД ЦИОН НЫЙ В ХО.( КО ГОРОГО (О(.1 И и(и С НЫХО,(ОЛ(:3)(ОЛ(ИН(Ю 3 Ц(О УСГРО)(С Гн(3,НЬХОЛ 20 иррывдния блока нычисзния н;)рдмтровслучайного сиги;(л(1 нолклн)чсн к унрдвляк- Н(Е)Л(Л ВХОЛЛ Н(.Р НОГО МЛ.1 ЬТИН,1КСИР(1 И К 3 ХО- лу блокировки блок;Синхрони.(Ии)3.1312612 Уг шдв ночопп Опрог УЗЛ П Опрос нчеини Лер ЯУ 7 и понесение Ф содерюииоео ч-р гО Л ЛЗл йа Ьпд увв гг У 5 1занесение 5ю Озугч5 р -О 5 У гч ычисяен сг аф (и Несо н 3 оно 6-а 7 угч пнесение огу гч 7- Оаугчо несениеФ Опугч-Опуг ганесение и,ю ппугчл - соугч вычисление Е 1 й 7 ч ычисяениеРфдн нец ецинаКорректорПодписноелам изобретениинаб д 45Ужгородз 1 шет ткрытнй подшскатие,ектна Редактор А. Шандор Заказ 1845/49 ВНИИПИ Государст 113035 Производственно-поНа ылп е У 1 У 5 8 Опрос нчеанц лн ЗУ 7 ц понесение еп содерюинпео Ф-р гО и 7 Л Лн ,у- увв г 7- 7-р га Опрос ючеини Л ПУ 7 и понесенцез ее сосернчююгп О ч-р га шл луц -уввг 7-п.р га понес ение репу лпгпп Ьееоени Оин го а ысо еуВВг)У 5 О СоставительТехред И. ВересТираж 673енного комитета СССРМосква, Ж, Рауиграфицеское предприя Опрос 5 У 7 и ее со и н-р цтЛ:Л ю -ув Лчеинц ЛазанесениеОе кичагОФевгт-лр