Устройство для вычисления среднего арифметического

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 3 А 1 19) 4 ( 6 1 15 ОСУДО ДЕЛ САНИЕ ИЗОБРЕТЕН СВИДЕ ОРСК) (;(;(;076.и летел ьст ьц)(, Г 1);Г 15 В 1 Ф,Ч 1".Г 11 с. отно(и гся к вычислюел и 2 8 ЕННЫИ КОМИТЕТ СССРИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(57) 1 оорес ни нои те,нике и может применяться лля гектрорлион:(ерений 1 Ььк и:(ооретения яв. сяе с упрнисние усройс вд. Устройство солеркит о,ок 5 срвнсния с нулем, регистр 7 суч( нисе исолной посчеловательности, см)( ори).ноя пос,е.(онсте:ьности н. сел, ре(итр 0 реультт, суммтор 10 рсзмльт, регистр 11 с ммы оиорны( чисел, суммтор 12 опорнык чисел, ,еченты 11,111.111; 14, 16, ле(ент 11-г 1. 15, 7, 18, гене р;тор 1 Ч импульсов, ко(мут(тор 20. Упроигснис усгройсгвд лостигнуто в счет нвкопления с) ммы онорис чисел с послелмоньим и, вычигнисм из суммь цисе, ядявой послеловдтельности. 2 илво втором случае М=п М,(3)(7) формула изобретения 55 Изобретение относится к вычислительной тхцике и может быть использовано в цифровоц электроизмерительной технике и автомд гике.1 ель изобретения - упрощение устройНа фиг. 1 привелецд функциональная хема утройтва; ца фиг. 2 - временные лцдграммы, поясцякнцие работу устройства,Устройство содержит информационные входы 1, вход 2 временного интервала, вхолы 3 опорного числа, выходы 4, блок 5 сравнения с нулем, выход 6 блока сравнения с цхлем, регистр 7 схммы чисел входной полеловдте,ьностц, сумматор 8 входной послеловатсльности чисел, регистр 9 резульгдз, сумматор 10 результата, регистр 11 уммы опорных чисел, сумматор 12 опорных чисел, синхронизатор 13, первый элемент 1.1 И-Н 1. 14, первый элемент И-НЕ 15, второй элемент ИЛ И-НЕ 16, второй 17 и трегцй 18 элементы И-НЕ, генератор 19 импульсон и ком мутатор 20. Усгрйство работает следующим образом.Усрслняемдя числовая последовательццть % поступдет цд входы 1, соединенные с входом Л коммутатора 20. Опорное число М пступает цд входы 3, соединенные с входами В сумматоров 10 и 12.11 олцый цикл работы устройства состоит из двух интервалов: интервала Т, и течение кооро о вы ног цяется операция сложения в ирьчм и третьем накапливающих сумматор;х, сотонн(их цз регистров 7 и 1 ц суммдгоров 8 и 2 измеряемой Л числовой последовтельцости и опорного числа М, и инг рдлд 7в течение которого выделяется среднее цдчецие Х измеряемой числовой цк л ловдтел ьцости.11; п.рвм ицтервд.ц усрелцения Т, равном длитльцости импульса, поступающего цд вход 2, происходит запуск синхронизатора. Вьцкцй уровень импульса усреднения, поступдкгццй цд вхоль логических элементов И 1-11 Е 14 и 16 и ИЕ 15, при низком урвне цд выхоле блока 5 сравнения устац;влив;и т низкий уровень цд нервом входе элемецтд 14, цд входе Г коммутатора 20, ц; входе С сумматора 8, нд первом входе эл мцтд 17, д также высокий уровень ца входе Г коммутатора 20, ца втором входе э,ц мента 18, при этом, цд его другой вход, д кже цд другие вхолы элементов 17 и 15 цсгупдкг тактовые импугьсы с генератора 19. В этом случае усредненная числовая цослеловдтельцость Л с помощьк коммутатора 20, при высоком уровне на Г входе, цступдет цд вход В сумматора 8, а опорное число М поступает на вход В сумматора 12.( постуцлеием тактовых импульсов от оператора 9 на тактовые С-входы регистров 7 и 11 через элементы 18 и 15 при высоких уровнях ца других входах этих логических элементв начинается операция сложения накапливающими сумматорами, и результатсложения, который ограничивается дчительностью импульса усреднения, в первом случае равен М=ХМ, (2)1 Оапри М -- сопя выражение (2) принимаетвид где и число тактовых импульсов на интервале Т.Второй интервал времени Т, начинаетсясразу по окончании импульса усреднения.В этом случае высокий уровень на входе Г коммутатора 20 снимается, а на его входе20 устанавливается, что позволяет подключитьинверсные выходы регистра 11 на входы В сумматора 8, на С-входе которого установлен высокий уровень, что переводит сумматор 8 в режим вычитания в дополнительном 25В синхронизаторе 13 на входы элементов 16 и 15 поступят сигналы для элемента 16 Разрешение, а для элемента 15 - Запрет. На тактовые С-входы регистров 7 и 9 поступят тактовые импульсы от генера торд 19.Вычитание суммы М опорных чисел изсуммы А усрелняемой числовой послелова.тельцости будет происходить до тех пор, пока на выходе регистра 7 не установится значение меньшее или равное нулю и на выходе блока сравнения установится высокий уровень, что запретит поступление тактовых импульсов на С-входы регистров 7 и 9.Число вычитаний т определяется из вы- ражения л40 ХЛ -т (и М)=0, К=l 45 На выходе регистра 9 за время, равное Т установится сумма опорных чисел Следовательно, результат на выходе регистра 9 равент М=Л. Устройство для вычисления среднего арифметического, содержащее коммутатор, сумматор входной последовательности чи( Иць ииьп ь О(1 ь ( Гоставитедь А.екред И Верееираж 573ь(итета СО,Р по дЖ -35, Раугоскаское предприятие,екановКорректор НПодписноег(ач изобретении ия наб, д. 45Ужгрод .( Прое Редактор Л. 1 ПаЗаказ 1845/4НИИПИ Гос:11роизводствен о 1 ньп лрмтии тная. 4 рствен(иго и 035, Москва .попиграрич сел, регистр чисел вхолцой последовательности и генератор импульсов, причем информационные входы устройства соединены с первой группой информационных вхолов коммутатора, выходы сумматора входной последовательности чисел соединены с информационными входами регистра суммы чисел входной последовательности, от,тичающееся тем, что, с целью упроц 1 ения устройства, оно содержит блок сравнения с нулем, три элемента И-НЕ, два элемента И.7 ИНЕ, сумматор опорных чисел, регистр суммы опорных чисел, сумматор результата, рс. гистр результата, причем выходы коммутатора соединены с входами первого слагаемого сумматора входной послсловательности чисел, входы второго слагаемого которого соединены с выходами регистра суммы чисел входной последовательности, которые также подключены к входам блока сравнения с нулем, вход задания временного интервала устройства соединен с первыми вхолдми первого и второго элементов И 7 И-НЕ, первым управляющим входом коммутатора и первым входом первого элсмсцтд И-НЕ, вь(- ход которого соединсн с входом синхронизации регистра суммы опорных чисел, прямые выходы которого сослицсцц с входами первого слагаемого сумматора опорных чисел, выходы которого соединены с информационными входами регистра суммы опорных чисел, инверсные выхолц которого соединены с второй группой ицформдпиоцццх входов коммутаторов, выход генератора импульсов соединен с вторым входом первого элемента И-НЕ и первыми входами второго и третьего элементов И-НЕ, вцхоьл блока сравнения с цулсм соединен с вторым входом второго элемента ИЛИ-НЕ, выход которого соединен с входом переноса из младшего разряда сумматора входной последователь.ности чисел, вторым управляющим вхолом коммутатора, вторым входом второго элемента И-НЕ и вторым входом первого элемента И.ь 1 И-НЕ, вы хол которого соели цен с вторым входом третьего элемента И-НЕ, выход которого сослинсц с входом синхрониздцци регистра суммы чисел входной последовательности, выход второго элемента И-Н 1. соединен с входом синхронизации ре гистра результата, выходы которого соединены с выходами устройства и вхолдмц первого слд гдех(ого су м маторд результата, выхолц которого соединены с информационными входами регистра результата, входы второго слагаемого сумматора результата и сумматора опорных чисел подключены к вхолам задания опорного числд устройства.