Устройство для ввода информации

,8)тельство СССРР 3/04, 1984.льство СССРУ 13/00, 1984,(54) УСТРОЙС (5) Изобрет лительной те пользовано в селекции инф ВО ДЛЯ ВВОДА ИНФОРМАЦИИние относится к вычиснике и может быть искачестве устройства длярмационных каналов в СУДАРСТВЕННЫЙ НОМИТЕТ ССС О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ А ВТОРСКОМУ СВИДЕТЕЛмногоканальных системах сбора, регистрации и обработки информации.Целью изобретения является повышение быстродействия устройства. Цельизобретения достигается введением вустройство блоков памяти 15, 16,элементов И 10; 11, 18, 22, 23, 33,34, элементов И-НЕ 17, 19, 20, 24,25. Использование устройства в системах сбора, регистрации, обработкиизмерительной информации позволитсущественно повысить эффективностьих функционирования за счет того,что на обработку и регистрацию выделяются лишь полезные данные, чтоприводит к сокращению общего объемавводимой информации. 3 ил.12Изобретение относится к вычислительной технике и может быть использовано для селекции информационныхканалов в многоканальных системахсбора, регистрации и обработки информации.Цель изобретения - повышение быстродействия устройства.На фиг. 1 приведена структурнаясхема устройства; на фиг, 2 - структурная схема блока памяти; на фиг.Зструктурная схема блока элементовзадержки.Устройство содержит первый регистр 1, информационные входы 2,второй регистр 3, информационные выходы 4, первый синхровход 5, первыйблок 6 памяти, коммутатор 7, второйсинхровход 8, первый 9, второй 10,третий 11 элементы И, элемент ИЛИ12, блок 13 элементов задержки, управляющий выход 14, второй 15 итретий 16 блоки памяти, первый элемент И-НЕ 17, четвертый элемент И 8,четвертый 19, пятый 20 элементы И-.НЕ,триггер 21, пятый 22 и шестой 23элементы И, второй 24 и третий 25элементы И-НЕ, адресныевходы 26,первый установочный вход 27, третийсинхровход 28, второй установочныйвход 29, второй управляющий вход 30,первый управляющий вход 31, элемент 32 НЕ, седьмой элемент 33 И,восьмой элемент 34 И,Блок памяти содержит счетчик 35адреса, элемент И 36, формирователь37, элемент 38 памяти.Блок элементов задержки содержитэлементы 39, 40 и 41 задержки и элемент НЕ 42.Устройство работает следующим об разом.Перед началом работы сигналом повходу 29 установки производится обнуление по всем адресам блоков 6,15 и 16. При этом высокий уровеньсигнала на входе 29 разрешает прохождение тактовых импульсов с входа28 через элемент И-НЕ 17 на вход модификации адреса блока 6 и через элементы И 22, 23 - на входы соответ-ственно блоков 15 и 16 памяти, Низкий уровень сигнала на входе модификации адреса блока памяти обеспечивает через элемент И 36 запись нулевого бита в элемент 38 памяти по адресу, хранящемуся на счетчике 35 адреса. По положительному перепаду сиг 90337 10 15 20 25 30 35 40 45 50 55 нала на входе модификации адреса обеспечивается добавление единицы к содержимому счетчика 35 адреса. Запись нулевых битов по другим адресам элемента 38 памяти производится аналогично. Длительность Т сигнала на входе 29 должна быть достаточной для записи нулевых битов по всем адре-. сам блоков 6, 15, 16, т.е. она должна быть равнаТ 31, 2где ь. - период тактовых импульсов навходе 28 устройства;В - разрядность счетчика 35 адреса.Устройство работает в режимах: режиме начальной загрузки блока 6 и режиме выборки данных измерительных каналов на обработку.В режиме начальной загрузки производится запись в блок 6 программы выделения. При этом на вход 2 подается высокий уровень сигнала, свидетельствующий о том, что идет начальная загрузка, и обеспечивающий подключение адресных входов 26 через коммутатор 7 к информационным входам счетчика 35 адреса блока 6. На адресные входы 26 в сопровождении сигнала низкого уровня на синхровходе 8 поступают коды адресов элемента 38 памяти, по которым осуществляется запись единичных битов данных. Низкий уровень сигнала на синхровходе 8, проходя через элемент И 18, поступает на вход записи адреса блока 6 и обеспечивает запись кода адреса с адресных входов 26 в счетчик 35 адреса. По положительному фронту сигнала на входе 8 тактовых импульсов формирователь 37 формирует импульсный сигнал низкого уровня, который проходит через элемент И 36 и осуществляет запись единичного бита в элемент 38 памяти по адресу, хранящемуся на выходах счетчика 35 адреса Аналогично производится запись единичных битов по другим адресам, поступающим на входы 26 в сопровождении сигнала на синхровходе 8. Запись единичного бита по К-му адресу в блок 6 означает вьщелен 1 яе данных измерительного канала с К-м адресным признаком в режиме выборки данных измерительных каналов на обработку. По окончании начальной загрузки на входе 27 устанавливается низкий уровень сигнала.12903В режиме выборки данных измерительных каналов на обработку устройство работает следующим образом.Управление работой устройства в этом режиме осуществляется сигналами на входах 30 и 31 устройства, Сигналы на эти входы (высокие уровни) поступают поочередно и определяют соответственно режим калибровки и режим измерения показаний измеритель- О ных датчиков.Рассмотрим работу устройства в режиме измерения. В этом режиме на входе 31 присутствует высокий уровень сигнала, С приходом информационной посылки на вход 2 устройства в сопровождении импульса по входу 5 по переднему фронту импульса сопровождения данные с входа 2 переписываются в регистр 1, По окончании записи адресная часть сообщения поступает через коммутатор 7 на информационные входы счетчика 35 адреса. Код адресной части сообщения записывается в счетчик 35 адреса 25 блока 6 сигналом низкого уровня на третьем выходе блока 13, прошедшимэлемент И 18, Высокий уровень сигнала на входе кода операции блока 6 через последовательно соединенные 3 О формирователь 37 и элемент И 36 задает для элемента 38 памяти блока 6 режим чтения. Производится чтение бита данных из элементов 38 памяти по адресу, хранящемуся на счетчике 35 адреса блока 6. Сигнал на первом выходе блока 13 стробирует элемент ;И 9. В случае чтения из блока 6 единичного бита данных и при высоком уровне сигнала на входе 31 устройства на выходе элемента И 9 появляется сигнал, который проходит элемент ИЛИ 12 и переписывает содержимое регистра 1 в регистр 3. Одновременно с этим сигнал с выхода элемента 45 ИЛИ 12 поступает на второй вход блока 13, где задерживается на время, необходимое для записи данных в регистр 3, Сигнал на втором выходе блока 13 свидетельствует о готовности данных на выходах 4 устройства. Сигнал на выходе блока 13 стробирует элементы И-НЕ 19 и 20, В зависимости от того, в какое состояние установлен триггер 21, на выходе элемента 55 И-НЕ 19 или 20 появляется. низкий уровень сигнала. Для определенности считаем, что триггер 21 установлен в единичное состояние, тогда низкий 337 4уровень сигнала появляется на выходе элемента И-НЕ 19, Этим сигналом производится запись в счетчик 35 адреса блока 15 кода адресной части сообщения, По положительному перепаду сигнала на входе кода операции блока 15, т,е. на выходе элемента И 33,формирователь 37 блока формирует сигнал низкого уровня, который проходитэлемент И 36 и записывает единичный бит данных в элемент 38 памяти поадресу, хранящемуся на счетчике 35 адреса блока 5. Обработка последующих информационных посылок устройством в этом режиме производится аналогично, Таким образом, в конце режима измерения в элементе 38 памяти блока 5 записываются единичные биты по адресам, однозначно соответствующим адресным частям информационных посылок, которые были выбраны на обработку в режиме измерения.Рассмотрим работу устройства э режиме поступления на вход устройства калибровочных сигналов. В этом режиме на входе 31 устройства присутствует низкий уровень сигнала, а на входе 30 "- высокий уровень сигнала. Низкий уровень на входе 31 блокирует работу элемента И 9, а следовательно, и блока 6. Высокие уровни сигналов на входе 30 и прямом выходе триггера 21 разрешают обращение с операцией чтения данных из блока 15, Низкий уровень сигнала на инверсном выходе триггера 21 блокирует работу элемента И 11, т.е. запрещает чтение данных из блока 16. С приходом информационной посылки на вход 2 устройства в сопровождении импульса низкого уровня по входу 5 по переднему фронту импульса сопровождения данные с входа 2 переписываются в регистр 1. По окончании записи адресная часть сообщения поступает на информационные входы счетчика 35 адреса блока 15. Сигналом на четвертом выходе блока 13 через открытый элемент И-НЕ 19 производится запись кода адресной части сообщения в счетчик 35 адреса блока 15.При поступлении стробирующего сигнала на первом выходе блока 13 и при чтении из блока 15 единичного бита на выходе элемента И 10, а следовательно, на выходе элемента ИЛИ 2 появляется сигнал, который переписывает содержимое регистра 1 в регистр 3. На выходах 4 устройства5 12присутствует информация, подлежащаявыдаче на обработку в сопровождениисигнала готовности на выходе 14 устройства, Обработка последующих информационных посылок осуществляетсяаналогично,Высокие уровни сигналов на прямом выходе триггера 21 и выходе элемента НЕ 32 разрешают прохождениетактовых импульсов с входа 28 черезпоследовательно соединенные элементы И-НЕ 25, элемент И 23 на вход модификации адреса блока 16, Под воздействием этих тактовых сигналов,как описано вьппе, производится запись нулевых битов по всем адресамэлемента 38 памяти блока 16,.По окончании режима калибровкина входе 30 устройства устанавливается низкий уровень сигнала, Такимобразом, в режиме калибровки устройство выдает на обработку значениякалибровочных сигналов лишь тех измерительных каналов, которые присутствовали в предыдущем цикле режимаизмерения. При поступлении высокогоуровня сигнала на вход 31 устройства в следующем цикле измерений выде,ление информации на обработку производится согласно программе вьщеления, хранящейся в блоке 6, а триггер 21 изменяет состояние на противоположное и в блок 16 записываютсяединичные биты по адресам, совпада.ющим с адресами измерительных каналов, данные от которых выдавалисьна обработку в этом цикле режима измерений. Одновременно по всем адресам блока 15 записываются нулевыебиты данных, подготавливая его к работе в следующем цикле режима изме. рений. Технико-эконбмические преимущества изобретения заключаются в том, что его использование в системах сбора, регистрации, обработки изме,рительной информации позволит существенно повысить эффективность их функционирования за счет того, что на обработку и регистрацию вьщеляются лишь полезные данные. При этом сокращается общий объем вводимой информации, что позволит сократить емкость буферной памяти, расход магнитного носителя 1,при регистрации на магнитном носителе), машинного времени, а также повысить быстродейстэне устройства за счет усовершен 90337ствования алгоритма обработки информации.1 Формула 15 20 25 30 блока памяти, а выход подключен к 35 40 45 50 55 из обретения Устройство для ввода информации, содержащее два регистра, блок элементов задержки, коммутатор, первый блок памяти, первый элемент И и элемент ИЛИ, входы первого регистра являются информационными входами устройства, синхровход первого регистра,объединенный с первым входом блокаэлементов задержки, является первымсинхровходом устройства, выходы первой группы первого регистра подключены к информационным входам коммутатора и к одним информационным входамвторого регистра, другие информационные входы которого соединены с выходами второй группы первого регистра,а выходы являются информационнымивыходами устройства, выход элемента ИЛИ соединен с вторым входом блока элементов задержки и со стробирующимвходом второго регистра, первый входпервого элемента И является первым управляк)щим входом устройства, второй вход соединен с выходом первого первому входу элемента ИЛИ, первыйвыход блока элементов задержки соединен с третьим входом первого элемента И второй выход является управляющим выходом устройства, адресный вход коммутатора является адресным входом устройства, вход записиблока памяти является вторым синхровходом устройства, первый адресныйвход соединен с выходом коммутатора,отличающееся тем, что,с целью повышения быстродействияустройСтва, в него введены второй итретий блоки памяти, с второго повосьмой элементы И, с первого по пятый элементы И-НЕ, триггер и элементНЕ, управляющий вход коммутатораявляется первым установочным входомустройства, первые входы элементовИ-НЕ с первого по третий и объединенные второй вход первого элементаИ-НЕ и вход элемента НЕ являютсятретьим синхровходом и вторым установочным входом устройства соответственно,;выход элемента НЕ подключенк вторым входам второго и третьегоэлементов И-НЕ, выход первого элемента И-НЕ соединен с вторым адресным входом первого блока памяти и с1290337 Составитель И. АлексеТехред Л.Сердюкова едактор И. Рыбче ожо орректор аказ 7904/4 Подписи аж 673 енного комитета СС тений и открытий -35, Раушская наб,Ти НИИПИ Государс по делам изоб 3035, Москва, д. 4/5 Производственно лиграфическое предприятие, г. Ужгород, ул. Проектная, 4 первыми входами пятого и шестого элементов И, вторые входы которых подключены к выходам второго и третьегоэлементов И-НЕ соответственно, выходы первой группы первого регистраподключены к первым адресным входамвторого и третьего блоков памяти,вторые адресные входы которых подключены к выходам пятого и шестогоэлементов И соответственно, третий 1 Ои четвертый выходы блока элементовзадержки соединены с первым входомчетвертого элемента И и с объединенными первыми входами четвертого ипятого элементов И-НЕ соответственно, второй вход четвертого элементаИ является вторым синхровходом устройства, неинвертирующий выход триггера соединен с первыми входами второго и седьмого элементов И, с вторым входом четвертого элемента И-НЕи третьим входом третьего элементаИ-НЕ, инвертирующий Выход триггерасоединен с третьим входом второго элемента И-НЕ, с вторым входом пятого элемента И-НЕ и с первыми входамитретьего и восьмого элементов И, вы"ходы четвертого элемента И, четвертого и пятого элементов И-НЕ соединены с третьими адресными входамиблоков памяти с первого по третийсоответственно, выход первого элемент И подключен к вторым входамседьмого и восьмого элементов И, выходы которых соединены с входами записи второго и третьего блоков памяти соответственно, выходы которыхподключены к вторым входам второгои третьего элементов И, третьи входы которых подключены к первому выходу блока элементов задержки, четвертые входы - являются вторым управляющим входом устройства, а выходысоединены с вторым и третьим входамиэлемента ИЛИ , установочный входтриггера является первым управляющим входом устройства.