Устройство для контроля логических узлов

1 12837Изобретение относится к вычислительной технике, н частности к аппаратуре контроля логических блоков вычислительных машин и средств цифровой автоматики.5Пель изобретения - повышение быстродействия устройства,На фиг. 1 приведена блок схема устройства для контроля логических узлов; на фиг. 2 - функциональная 10 схема блока управления.Устройство содержит блок 1 формирования контрольного числа, регистр 2, блок 3 приоритетов, блок 4 сравнения, генератор 5 псевдослучайных 15 последовательностей, блок 6 управления, контролируемый логический узел 7, блок 8 переключателей.Блок 4 сравнения содержит группу сумматоров 9 по модулю два, группу 2 О элементов И-НЕ 10 и элемент 11, Блок управления содержит первый 12, второй 13 и третий 14 триггеры, первый 15 и второй 16 элементы И, элемент ИЛИ 17, третий элемент И 18, элемент НЕ 19, четвертый 20 и пятый 21 триггеры, дешифратор 22, счетчик 23, генератор 24 тактовых. импульсов выходы 25-27 триггеров, входы 28 и 29 блока.ЗОУстройство работает следующим образом.Перед процессом контроля все блоки устройства устанавливаются в исходное состояние (цепи начальной 35 установки не показаны). После запуска устройство начинает генерировать входные воздействия для контролируемого логического узла 7, При этом используется последовательность кодов генератора 5 псевдослучайных последовательностей, которая передается на входы контролируемого логического узла 7 через регистр 2. Эта передача кодов осуществляется следующим образом.Блок 4 сравнения производит поразрядное сравнение кодов на выходах регистра 2 и генератора 5 псевдослучайных последовательностей, Результаты сравнения с выходов сумматоров 9 по модулю два поступают на первые входы элементов И-НЕ 10, на вторые входы которых поступает код с выходов блока 8 переключателей, определяющий входные контакты контролируемого логического узла. Число выходов блока 8 равно числу раз 74 2рядон регистра 2. Для контактов, которые являются входами контролируемого логического узла 7, блок 8 задает на соответствующие элементы И-НЕ 10 уровень "1", разрешая прохождение сигналов о несовпадении на входы блока 3 приоритетов, а для остальных контактов соответствующие сигналы о несовпадении блокируются на элементах И-НЕ О уровнями "0", поступающими с соответствующих вы- . ходов блока 8.Блок 3 приоритетов из совокупнбсти несовпадающих разрядов выбирает один (с наибольшим приоритетом) и формирует разрешающий сигнал на вход соответствующего триггера регистра 2. При поступлении от блока 6 управления сигнала на управляющий вход регистра 2 происходит изменение состояния триггера регистра, на вход которого подан разрешающий сигнал. После этого блок 3 приоритетов формирует новый разрешающий сигнал на вход одного из триггеров регистра 2, состояние которого не совпадает с состоянием соответствующего разряда генератора 5 и переключение которого не заблокировано соответствующим выходом блока 8 настройки. По следующему сигналу из блока 6 управления происходит изменение и этого триггера и т.д. Процесс повторяется до тех пор, пока на выходе общего сравнения блока 4 сравнения не сформируется сигнал равенства кодов, поступающий на вход блока 6 управления, который выдает при этом сигнал на управляющий вход генератора 5 псевдослучайных последовательностей. На выходах генератора 5 происходит смена кода. После этого вновь повторяется процесс передачи кода с генератора 5 в регистр 2. При этом такты работы устройства на переключение п-К разрядов регистра 2 не расходуются, что приводит к повышению быстродействия устройства.Входные воздействия и вызванные ими выходные реакции логического узла 7 поступаютна входы блока 1 формирования контрольного числа.По окончании контроля логического узла 7 в блоке 1 формирования контрольного числа образуется контрольный код, который сравнивается с. эталонным кодом, полученным для исправного логического узла, аналогичного1,8 (ров ар я емом У, 11) сони адРни кОЦОВ пронеряемый узел считывается испранным.Блок 6 управления формирует сигналы управления для блока 1 формирования контрольного числа, регистра 2, генератора 5 псевдослучайных последовательностей и работает следующим образом.В исходном состоянии (цепи началь О ной установки на фиг. 2 не показаны) триггер 21 обнулен и выходным сигналом удерживает н нулевом состоянии триггер 20, а также удерживает в.: исходном состоянии кольцевой сдви говый регистр, образованный триггерами 12-14, элементами И 15 и 16, элементом ИЛИ 17 и элементом НЕ 19. Работа этого кольцевого сдвигоного регистра зависит от сигнала на входе 20 28, соединенном с выходом общего сравнения блока 4 сравнения таким образом, что при наличии на входе 28 сдвиг информации в триггерах 12-14 производится через триггеры 25 12-13-14-12, а при "0" на входе 28 - через триггеры 12-14-2.При поступлении запускающего импульса с входа 29 запуска триггер 21 переводится в единичное состояние, 30 С установочных входов триггеров 12- 14 снимается сигнал, удерживающий их в исходном состоянии. На синхровходы триггеров 12-14 поступают импульсы с генератора 24 тактовых импульсов и на выходах триггеров формируется последовательность сигналов на выходах 25-27.Сигнал с выхода триггера 12 поступает на управляющий вход регистра 40 2. Сигнал на выходе триггера 13 формируется только при наличии разрешающего сигнала с выхода общего сравнения блока 4 сравнения и поступает на управляющий вход генератора 5 , 45 псевдослучайных последовательностей. Сигнал с выхода триггера 14 поступает через элемент И 8 на управляющий вход блока 1 формирования контрольного числа, если триггер 20 находится в единичном состоянии. Процесс контроля логического узла разбит на два этапа. В течение первого этапа производится установка узла 7 в исходное состояние. При этом устройство генерирует входные воздействия для узла 7, но работа блока 1 формирования контрольного числа блокиронанз нулевым состоянием три( гера 20. Количество кодов, нь(рабать(наемых генератором 5, фиксируется счетчиком 23. После того, как содержимое счетчика 23 совпадает с комбинацией А, триггер 20 по Я-входу переводится н единичное состояние сигналом с выхода дешифратора 22. В результате разрешается выдача сигналов управления на блок 1 формирования контрольного числа.С этого момента начинается второй этап контроля логического узла 7, Устройство продолжает генерировать входные воздействия для узла 7 и одновременно формирует контрольное число в блоке 1. Этот этап контроля заканчивается н момент появления сигнала на выходе в дешифраторе 22. При этом триггер 21 сбрасывается по Н-входу и своим выходным сигналом устанавливает в исходное состояние триггеры 20, 12-4, что означает окончание процесса контроля. Формула изобретения1. Устройство для контроля логических узлов по авт.сн. 1( 968816, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введен блок переключателей, группа выходов которого соединена с группой разрешающих входов блока сравнения.2, Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок сравнения содержит группу сумматоров по модулю два, группу элементов И-НЕ и элемент И, причем первые и вторые входы сумматоров по модулю два группы образуют соответственно первую и вторую группы информационных входов блока, выходы сумматоров по модулю дна группы соединены с первыми входами соответствующих элементов И-НЕ группы, вторые входи которых образуют группу разрешающих входов блока, прямые и инверсные выходы элементов И-НЕ группы образуют соответственно первую и вторую группы выходов неравенства блока, инверсные выходы элементов И-НЕ группы соединены сО соответствующими входами элемента И, выход которого является выходом равенства блока.3. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок управления содержит генератор тактовых им пульсов, пять триго еров, три элемента И, элемент ИЛИ, элемент НЕ, счетчик и дешифратор, причем тактовыйвход блока соединен с первым входомпервого элемента И и с входом элемента НЕ, выход которого соединен спервым входом второго элемента И,второй вход которого объединен совторым входом первого элемента И иподключен к прямому выходу первого 10триггера и первому выходу блока, вы.;од первого элемента И соединен с0-входом второго триггера, прямойвыход которого соединен со стробирующим входом дешифратора, счетнымвходом счетчика, первым входом элемента ИЛИ и является вторым выходомблока, второй вхоц и выход элементаИЛИ соединены соответственно с выходом второго элемента И и Р-входом 20третьего триггера, прямой выход ко 7 Фторого подключен к Ь-входу 1 тертзо итриггера и первым входам третьегоэлемента И, выхоц которого являетсятретьим выходом блока, второй входтретьего элемента И соединен с прямым выходом четвертого триггера,единичный вход которого соединен спервым выходом дешифратора, входы которого поцключены к выходам соответствующих разрядов счетчика, второйвыход дешифратора соединен с нулевымвходом пятого триггера, единичныйвход которого является входом эапуска блока, прямой выход пятого триггера соединен с нулевыми входами первого, второго и четвертого триггерови единичным входом третьего триггера,выход генератора тактовых импульсовсоединен с. синхровходами первого, второго и третьеготриггеров.1283774 Составитель И. СафроноТехред Л.Олейник Самборска Редак орре Пчолинская Подписн Заказ 744 ул. Проектная, 4 роизводственно-полиграфическое предприятие, г г Тираж 670ИИПИ Государственного ко делам изобретений и035, Иосква, Ж, Рауш итета СС Ркрытийкая иаб., д. 45