Устройство для сопряжения управляющего вычислительного комплекса с внешними устройствами

СООЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХ БЛИН д 4 С 06 Р 13/24 ГОСУДАРСТВЕ ПО ДЕЛАМ И ОМИТЕТ СССР ЕНИЙ И ОТНРЫТИЙ(46) 07.10,86. Бюл. В 37 (71) Рижское ордена Ленина производственное объединение ВЗФ им.В.И.Ленина(56) Авторское свидетельство СССР 9 864276, кл, С 06 Г 3/04, 1979.Авторское свидетельство СССР У 758123, кл. С 06 Р 3/04, 1978. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ УПРАВЛЯ 10 ЩЕГО ВЬИИСЛИТЕЛЬНОГО КОМПЛЕКСА (УВК) С ВНЕШНИМИ УСТРОЙСТВАМИ(57) Изобретение относится к вычислительной технике и может применяться при построении вычислительныхсистем, в частности для управлениякоммутацией электронных телеграфных станциях. Основной задачей устройства является повышение быстродействия при обмене информацией между управляющим вычислительным комплексом и внешними устройствами эасчет одновременного обслуживаниянескольких внешних устройств, Устройство содержит блок управления,коммутатор, буферную память и блокформирования сигнала прерывания.1 12Изобретение относится к вычислительной технике и может применяться при построении вычислительных систем и, в частности, для управления коммутацией в электронных телеграфных станциях.Целью изобретения является увеличение быстродействия при обмене ицформацией между управляющим вычислительным комплексом и внешними устройствами путем одновременного обслуживания нескольких внешних устройств.На фиг.1 представлена структурная схема устройства; на фиг.2 - схема блока управления.Устройство содержит управляющий вычислительный комплекс (УВК) 1, блок 2 управления, коммутатор 3, блок 4 формирования сигнала прерывания, буферную память ( БП) 5, внешнее устройство (ВУ) б. Блок 4 включает элемент ИЛИ 7 и регистр 8. Блок 2 управления содержит дешифратор 9 адреса, дешифратор 1 О команд., счетчик 11, генератор 12 импульсов, дешифратор 13 адреса внешнего устройства, дешифратор 14 сигналов управления, дешифратор 15синхроимпульсов, регистр 16 команд,элемент И 17.Блок 2 управления предназначендля формирования сигналов управления,определяющих передачу информации изкоммутатора в УВК 1; выставления сигналов требования в ВУ 6; определения конца обмена информацией и формирования сигнала сброса при этомдля блока 4,Коммутатор 3 предназначен дляпереключения потоков инФормации отблока 4 или от БП 5 в УВКБлок 4 формирования сигнала прерывания предназначен для формированиясигнала прерывания и выставленияего на шину прерывания в УВК 1 иодновременного формирования сигнала Запрет чтения", передаваемого вБП 5, а также для формирования управляющего слова обмена, выдаваемого в коммутатор 3 при поступленииот БП 5 сигнала "Требование БП"кодов адреса ВУ 6 и вида обслуживания, необходимого ВУ .6.БП 5 предназначена для обслуживания требований от БУ 6.Работа блока 2 управления происходит следующим образом.62514 1 25 ЗО 35 40 45 фоРмиРуется сигнал установки, передаваемый в блок 4 формирования сигнала прерывания.Устройство работает следующимобразом.Исходным состоянием устройстваявляется состояние после включенияпитания или после завершения обменаинформацией между устройством и УВК1, а также в режиме ожидания при 55отсутствии в БП 5 очередного сообщения, когда в цепях внешних связейс УВК 1 и ВУ б отсутствуют сигналы.При необходимости связи с УВК 1ВУ 6 по информационному входу выдает 5 10 15 20 По входу блока 2 управления из УВК 1 одновременно поступают адрес устройства сопряжения, адрес внеш- . него устройства (при обмене информацией в,направлении УВК 1 - ВУ 6), сигналы управления.Адрес устройства сопряжения дещифрируется в дещифраторе 9, на выходе которого появляется сигнал пуска для счетчика 11. На счетный вход счетчика 1 поступают тактовые импульсы от генератора 12 импульсов. Определенные соотояния счетчика 1 дещифрируются дещифратором 5 сицхроимпульсов, осуществляя таким образом распределение во времени работы блока 2 управления.Адрес ВУ поступает на дешифратор 13, а сигналы управления - на дешифратор 14 сигналов управления и дешифратор 10 команд.Лещфратор 14 сигналов управления на. определенном шаге дешифратора 5 сихроимтульсов вырабатывает сигнал управления для деп 1 ифратора 3 адреса ВУ. На выходе дещифратора 3 появляется. сигнал требования, передаваемьп в соответствующее поступившему адресу ВУ 6,Совокупность сигналов управления, образующих команду от УВК дешифрируется в дещифратореО команд. Дещифрировацная команда на определенном шаге дешифратора 15 синхроимпульсов записывается в Регистр 16 команд. Соответствующие команде сигналы с выхода регистра 16 команд одновременно передаются на входы элемента И 7 и коммутатор 3На определенном шаге дешифратора 15 синхроимпульсов ( в конце обмена УВК 1 - устройство сопряжения) ца входах элемента И 17 происходит совпадение сигналов и на выходе3 1 в устройство сигнал требования на обслуживание и одновременно информацию о виде обслуживания и данные,БП 5 осуществляет выбор одного из поступивших требований от ВУ 6 и обслуживание этого требования кодирование адреса данного ВУ 6, запись кода адреса и кода . нида обслуживания, а также информации от ВУ 6 в накопитель. После окончания цикла записи и при отсутствии на входе запрета БП 5 сигнала "Запрет чтения" осуществляется цикл чтения и формируется сигнал "Требование БП", Сигнал "Требование БП" и считанный код адреса ВУ 6 и код вида обслуживания с первого информационного выхода БП 5 поступают в блок 4 форми рования сигнала прерывания и записываются в регистре 8.В блоке 4 на выходе элемента ИЛИ 7 формируется сигнал прерывания, выдаваемый на шину прерывания в УВК 1, одновременно формируется сигнал "Запрет чтения", поступающий на вход запрета БП 5. На выходе регистра 8 блока 4 формируется управляю- щее слово обмена, содержащее код адреса ВУ 6 и код вида обслуживания, необходимого ВУ 6, и передается на первую группу информационных входов коммутатора 3.На вторую группу информационных входов коммутатора 3 поступает информация, считанная с БП 5.УВК 1; приняв сигнал прерывания, переходит на программу обслуживания.Управляющее слово обмена с выхода регистра.8 блока 4 и считанная с второй группы информационных выходов БП 5 информация через коммутатор 3 передается в УВК 1 по магистрали обмена информацией, причем сигналы управления передачей для коммутатора 3 формируются в блоке 2 управления по командам, поступающим с информационного выхода УВК 1.После завершения цикла чтения в БП 5, параллельно передаче информации с выхода коммутатора в УВК 1, происходит выбор и обслуживание требования от другого ВУ 6.По окончании передачи информации из устройства в УВКв блоке 2 управления Формируется сигнал установки в исходное состояние блока 4, после чего с входа прерывания УВК 1 снимается сигнал прерыванияго 25 30 35 40 45 50 55 и с входа запрета БП 5 - сигнал"Запрет чтения". Таким образом, соз"даются необходимые условия для обслуживания следующего БУ 6, требование и информация от которого накоплена в БП 5.Передача информации от УВКвВУ 6 происходит по магистрали обмена информацией и сопровождаетсясигналом требования к данному ВУ 6,сформированным в блоке 2 управленияпо команде от УВК 1,Параллельно передаче информацииот УВК 1 данному ВУ 6 происходитобслуживание требований от другихВУ 6. Формула изобретения Устройство для сопряжения управляющего вычислительного комплекса УВК) с внешними устройствами, содержащее буферную память и блок форми. рования сигнала прерывания, состоящий из регистра и элемента ИЛИ, причем информационный вход буферной памяти подключен к информационному выходу внешнего устройства, выход элемента ИЛИ блока формирования сигнала прерывания соединен с нходом запрета чтения буферной памяти и . подключен к входу прерывания УВК, при этом первая группа информацион. ных выходов буферной памяти соедине на с группой информационных входов регистра блока формирования сигнала прерывания, о т л и ч а ю щ е е - с я тем, что, с. целью увеличения быстродействия, в него введены коммутатор и блок управления, содержащий дешифратор адреса внешнего устройства, дешифратор сигналов управления, дешифратор адреса, дешифратор команд, генератор импульсов, счетчик, дешифратор синхроимпульсов, регистр команд, элемент И, причем информационные входы дешифратора адреса внешнего устройства, дешифратора сигналов управления; дешифратора адреса и дешифратора команд блока управления подключены к информационному выходу УВК, выход дешифратора адреса внешнего устройства блока управления подключен к входу выборки внешнего устройства, выход коммутатора подключен к информационному входу УВК, при этом выход3 12 элемента И блока управления соединен с входом установки регистра блока формирования сигнала прерывания, группа информационных выходов которого, соединена с группой входов элемента ИЛИ блока формирования сигнала прерывания и первой группой информационных входов ком" мутатора, вторая группа информационных входов которого соединена с второй группой информационных выходов буферной памяти, управляющий вход коммутатора соединен с первым выходом регистра команд блока управления, при этом в блоке управления стробирукщий вход дешифратора адреса внешнего устройства соединен с выходом 62514 6дешифратора сигналов управления,стробирующий вход которого соединенс первым выходом дешифратора синхроимпульсов, второй выход которогосоединен с первым входом элемента И,второй вход которого соединен с вторым выходом регистра команд, вход,записи которого соединен с третьимвыходом дешифратора синхроимпульсов,1 О информационный вход которого соединен с выходом счетчика, вход эапускакоторого соединен с выходом дешифратора адреса, выход генератораимпульсов соединен со счетным входомсчетчика, выход дешифратора командсоединен с информационным входомрегистра команд,1262514 Составитель С.Пестедактор В.Данко Тсхред И,Попович рректор А.Зимокос з 5430/48 Тираж 671. ВНИИПИ Государственного по делам изобретений 113035, Москва,Ж, Раодписное итета СС открытий ская наб. изводственно-полиграфическое предприятие, г,ужгород, ул. Проектная,