Дешифратор запоминаюшего устройства

Сею СоветскихСфцмаектнчаенмаРвевублю ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(5)М. Кл. Н ОЗ К 13/25 ВаудрааЫ 1 юепет ввв.е аа ааай абратей в та(нпй(54) ДБЫИФРАТОР ЗАНОМИНАВЩЕГО УСТРОЙСТВА Изобретение относится к вычислительной технике, в частности к дешифраторам, и может быть использовано в определенных запоминающих устройствах шифровых вычислительных машин, в частности, в интегральном исполнении.Известен дешифратор ЗУ, содержащий И5 входных адресных ЭСЛ ннверторов и 2 ф эле. ментов И на диодах Шопки, аноды которых подключены к нагрузочным резисторам, а катоды - к соответствующим выходам 11.Однако быстродействие этого устройства относительно невысоко.Наиболее близок к предлагаемому дешифратор, запоминающего устройства, содержащий И адресных ЭСЛ инверторов, каждый нз кото. рых выполнен на нервом Н втором ар и трап.15 зисторах, эмиттеры которых подключены через первый и второи резисторы к первому источнику тока, коллекторы - к первой и второй шахиням связи катодов соответствующих диодов элементов И, аноды которых обьединены в30 одну из 2 соответствующих адресных групп, соединенных с базой третьего транзистора и через третий резистор - с земляной шиной н коллектором третьего транзистора, змиттеркоторого соединен с одной из соответствующих2 выходных шнн, база первого транзистораЯчерез входной эмиттерный повторитель на четвертом транзисторе соединена со второй шинойадреса, база второго транзистора подключена кисточнику опорного напряжения 12,Однако н у этого устройства быстродействие невысоко, так как паразитные емкостивходных шин элементов И переэаряжаются током, протекающим через вентили элементов И,Целью изобретения является повышениебыстродействия. Для этого в дешифраторе запоминающего устройства, содержащем й адресных ЭСЯ ннверторов, каждый из которыхвыполнен на первом и втором и-р-и транзисторах, эмнттеры которых родключены черезпервый н второй резисторы к первому источнику тока, коллекторы - к первой н второйпищам связи катодов соответствующих диодовэлементов И, аноды которых, обьедннены в одну из 2 соответствующих адресных групп,соединенных с базой третьего транзистора нчерез третий резистор . с земляной шиной87 и коллектором третьего транзистора, эмиттеркоторого соединен с одной из соответствующих2 выходных шин, база первого транзисторачерез входной эмиттерный повторитель на четвер.том транзисторе соединена со входной шинойадреса, база второго транзистора подключенак источнику опорного напряжения, в каждуюадресную группу введены два дополнительныхтранзистора и дополнительный ЭСЛ инвертор,выполненный на пятом и шестом транзисторах,причем эмиттеры последних подсоединены ковторому исТочнику тока, коллекторы - черезсоответствующие четвертый и пятый резисторык земляной шине, база пятого транзистора соединена с эмиттером первого транзистора, базашестого транзистора - с эмиттером второготранзистора, коллекторы дополнительных транзисторов соединены с земляной шиной, эмит.теры - с коллекторами соответствующих первого и второго транзисторов, а базы - с коллекторами соответствующих пятого и шестоготранзисторов дополнительного ЭСЛ ннвертора.На чертеже представлена принципиальнаяэлектрическая схема предложенного устройства.Устройство содержит входной эмиттерныйповторитель на транзисторе 1 и генераторе тока 2, адресный ЭСЛ - инвертор на транзисторах 3 и 4, резисторах 5 и 6 и генераторе тока 7, дополнительный ЭСЛ-гнвертор на транзисторах 8, 9, резисторах 10, 11, генераторетока 12, дополнительные выходные транзисторы13, 14, элементы И на диодах 15 - 17, резистор 18.Шина 19 является земляной, а шина 20 -шиной питания. База транзистора 4 подсоединена к шине 21 источника опорного напряженияОоП, Кроме того, имеются входные шины22 - 1 - 22 - й и выходные шины 23-1 - 23,которые подключены к эмиттеру транзистора24, Пусть на входе дешифратора (шина 22.1)потенциал меняется от низкого (О =-1,6 в)к высокому (ОВу,= -0,8 в). При этом ток, за.даваемый генератором 7, переключается в трапзистор 3, потенциал коллектора которого меняется от высокого к низкому,Потенциал коллектора транзистора 4 меняется от низкого к высокому. Паразитные емкости входных шин вентилей элементов И,подключенных к коллектору транзистора 3,перезаряжаются током, протекающем черезтранзистор.Ток, задаваемый генератором тока 12, пе.реключается в транзистор 8, транзистор 13 закрывается, а транзистор 14 открываетсяот возрастающего потенциала на коллекторетранзистора 9, так как потенциал коллектораГ50 55 Источники информации,принятые во внимание при экспертизе1, Патент США Мф 4017285, кл. 340 - 166,1975.2. 1 ЕЕЕ 1 птегпабопа 1 о 1 Ы - Втэке СгсвтвСопФегепсе, ВеввопХ Трат 9,6, А, б пв 4 кЬВро 1 ат ВАМ вяп 9 БютсЬед 1.оад ВеввтогМепюгу Се 11;, 1979 1 прототип),1330транзистора 4 меняется от нижнего к верхнему, ограничиваемому резистором 18, паразитные емкости шины, подключенной к коллектору транзистора 4, разряжаются током через транзистор 14, который индуктирует цепь диод - резистор вентиля элемента И . В результате уменьшается сопротивление цепи, через кото.рую разряжаются и емкости вход.ных шин вентилей элементов И, и ускоряется перезарядка этих емкостей, что повышает быстродействие устройства.Формула изобретенияДешифратор запоминающего устройства,содержащий й адресных ЭСЛ инверторов, каж.дый из которых выполнен на первом и второми-р-п транзисторах, эмиттеры которых подклю. чены через первый и второй резисторы к первому источнику тока, коллекторы - к первойи второй шинам связи катодов соответствующихдиодов элементов И, аноды которых объединены в одну из 2" соответствующих адресныхгрупп, соединенных с базой третьего транзисто.ра и через третий резистор - с земляной шинойи коллектором третьего транзистора, эмиттеркоторого соединен с одной иэ соответствующих2 выходных шин, база первого транзисторачерез входной эмиттерный повторитель на четвертом транзисторе соединена со входнойшиной адреса, база второго транзистора под. ЗОключена к источнику опорного напряжения,о т л и ч а ю ш и й с я тем, что, с цельюповышения быстродействия, в каждую адреснуюгруппу введены два дополнительных транзнсто.ра и дополнительный ЭСЛ.инвертор на пятом и 35 шестом транзисторах, причем эмиттеры последних подсоединены ко второму источнику тока,коллекторы - через соответствующие четвертыйи пятый резисторы к земляной шине, база пятого транзистора соединена с эмиттером первоготранзистора, база шестого транзистора - с эмнтгером второго транзистора, коллекторы дь полкительных транзисторов соединены с земляной шиной, эмиттеры - с коллекторами соответствующих первого и второго транзисторов, а базы с коллекторами соответствующих пятого и шестого транзисторов дополнительного ЭСЛ-ннвертора.. Федотов Техред М.Рейвес Корректор Н. Швыдк ак Зак тент", г,илиал ППП 4 486/30 Тираж 99ВНИИПИ Государственного комитета СССРно делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5