Устройство для ввода информации

СОЮЗ СОВЕТСКИХСОЦИА ЛИСТ ИЧЕСНИХРЕСПУБЛИК;г ;с . Н Е ИЗОБ ВИДЕТЕЛ 1 эСТ ИОАН ТОРСИ У 3 378,ик, 1972.ство СССР(57) Изобретен носится к областники и может быть оде информации. вычислительнои тех использовано йри в ГОСУДАРСТВЕННЫЙ НОМИТЕТ СПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ(54) УСТРОЙСТВО ДЛЯ В Цель изобретения - повьппение быстродействия .устройства достигается путем введения в устройство, содержащее счетчик 1, первый дещифратор 2,блок 3 памяти, коммутатор 4, генератор 7 импульсов и первую группублоков элементов И 18, анализаторов5, блоков 6 вычисления задержки, второго дешифратора 8, триггера 9, трехрегистров 10-12, элемента 13 срав"нения, элемента И 14, трех блоковэлементов И, блока элементов ИЛИ 19,элемента ИЛИ 20 с их связями за счетсокращения поиска свободной областипамяти. 2 з.п. ф-лы, 1 ил., На чертеже изображена схема предлагаемого устройства.Устройство содержит счетчик 1,первый дешифратор 2, блок 3 памяти,коммутатор 4, анализаторы 5, блоки 6вычисления задержки, генератор 7 импульсов, второй дешифратор 8, триггер 9, регистры 10-12 с первого потретий, элемент 3 сравнения, элемент И 14, с первого по третий блокиэлементов И 15-17, первая группаблоков элементов И 18, блок элементов ИЛИ 19 и элемент ИЛИ 20,Анализатор 5 содержит первую ивторую группы регистров 21 и 22,первый и второй регистры 23 и 24,счетчик 25, первый и второй дешифраторы 26 и 27, узел 28 триггеров,первый и второй компараторы 29 и 30,с первой но третью группы элементовИ 3 1-33, четвертый, третий, второйи первый элементы И 34-37, элемент38 задержки, второй, третий, четвертый и пятый элементы ИЛИ 39-43,Блок вычисления задержки содержитс первого по четвертый регистры 4447, первый и второй сумматоры 48 и49, вычитатель 50 и элементы И 51.Блок памяти содержит группу регистров 52, коммутатор содержитгруппу регистров 53 и элемент ИЛИ 54,Устройство содержит также входы,выходы группы входов и выходов 55 -67,Устройство работает следующимобразом.В исходном состоянии счетчики 1и 25, триггеры 9, узел 28 триггерови регистры, 1 О, 1 1, 2, 23, 24, 44,45, 46 и 47 обнулены, все триггерырегистров 52 находятся в единичномсостоянии, По входам 60 в регистры22 заносятся коды размеров свободныхкусков памяти, а по входам 59 врегистры 21 - коды соответствующихим начальных адресов,Операционная система по входу 62устройства в регистр 12 записываеткод размера требуемого куска памятина магнитнсч барабане, а по входу58 устанавливает в единичное состояние триггеры узла 28 тех магнитныхбарабанов (МБ), на которых имеются 5 15 20 25 30 35 40 45 свободные куски памяти требуемогоразмера (указанную информацию операционная система получает из грубойтаблицы свободной памяти МБ), ПоК-му (К=1,О, где и - количество кусков свободной памяти на МБ) входу 61в регистр 24 заносится код емкостивсего МБ (т,е, превышающий размерлюбой дыры), Триггер узла 28 разрешает прохождение импульсов с генератора 7 на счетный вход счетчика 25. Врезультате производится последовательный анализ содержимого регист-ров 22. Содержимое К-го регистра 22поступает на первый вход компаратора 29, на второй вход которого поступает содержимое регистра 12. Если размер К-го свободного куска МБ(в К-м регистре 22) равен или превышает требуемый (в регистре 12), тона выходе. компаратора 29 появляетсяединичный сигнал, который разрешаетпоступление содержимого К-го регистра 22 на первый вход компаратора 30,на второй вход которого подаетсясодержимое регистра 24,Как только найден первый К-й свободный кусок памяти (из К-го регистра 22), удовлетворяющий требуемомузапросу (из регистра 12), на выходекомпаратора 30 появляется единичныйсигнал, показывающий, что содержимоеК-го регистра 22 меньше, чем содержимое регистра 24 (поскольку первоначально в нем записан максимальновозможный код - код емкости МБ). Прнэтом сигнал на выходе элемента ИЛИ 43разрешает запись кода К из счетчика25 в регистр 23 и содержимого К-горегистра 22 в регистр 24.Затем, начиная с (К+1)-го кускасвободной памяти, производится поисктакого 1-го (. К) куска свободнойпамяти, который удовлетворяет требуемому запросу и имеет размер меньший, чем К-й. Тогда код размераГ-го куска памяти записывается в регистр 24, а в регистр 23 записывается код 1 из счетчика 25,Описанный процесс продолжается до тех пор, пока не будут просмотрены все свободные куски памяти на МБ. .При этом в регистре 23 хранится код Е номера куска памяти, наиболее подходящего к заданному. На о -м выходе дешифратора 26 появляется единичный сигнал, который через элемент 38 задержки разрешает подачу кода 1. из1259 Одновременно с запис ю информации в регистры 44 - 46 по входу 64 устройства триггер 9 устанавливается 45 в единичное состояние, и разрешается прохождение импульсов с генерато" ра 7 на счетный вход счетчика 1. В результате производится последовательный анализ содержимого регистров 50 52 группы для определения номера МБ, обеспечивающего минимальную задержку записи=агя ш 1 п А 14) . Содержимое 1.-го регистра 52 группы поступает на первый вход элемента 13 55 сравнения, на второй вход которого подается содержимое регистра 10 (куда первоначально по входу 63 уст 241ройства записывается код - все единицы).Как только будет анализироваться х-й регистр 52 группы с содержимым, отличным от кода все едичицы 11, на выходе элемента ИЛИ 20 разрешает" ся запись кода 1 иэ счетчика 1 в регистр 11.Затем начиная с (1+1)-го МБ производится поиск такого -го (1 ) 1) МБ, для которого Ард " А Я Тогда А р записывается в регистр 1 О, а в регистр 11 - код 3 из счетчика 1.Описанный процесс продолжается до тек пор, пока не будут проанализированы все МБ. При этом в регистре 11 хранится код номера МБ, обеспечивающего минимальную задержку начала записи. На (М+1)-м выходе дешифратора 2 появляется сигнал, который разрешает подачу кода ь из регистра 11 из вход дешифратора 8. Прн этсразрешается выдача на вь 1 ход 65 уст" ройства кода А, начального адреса свободного куска памяти на " -м (выбранном) МБ. Этот код сопровожда" ется сигналом на выходе 66 устройства, свидетельствующем об успешном окончании устройства, Этот сигнал. также обнуляет счетчик 1, триггер 9, регистры 10 - 12 и 44 - 47, все триггеры регистров 52 группы устанавливает в единичное состояние. На этом работа устройства заканчивается.Таким образом, устройство выделяет начальный адрес наиболее подходящего куска свободной памяти иа магнитном барабане, обеспечивающем минимапьиую задержку начала записи информации.В связи с тем, что изобретение сокращает среднее время для выделения внешней памяти Т, проведем сравнительный анализ по указанному крите-. рию Т=Т+Тгде Т - время поиска наиболее подходящего куска свободнойпамяти на 1-м МБ;Т - время поиска МБ, обеспечивающего минимальную задержку начала записи. Для предлагаемого устройства (работа анализатора 5) Т = п 1, где и- количество свободных кусков МБ; Г - период повторения импульсов с. генератора 7, Т,1= МГ.3 125924 и Для известного устройства Т := в1 н= су, Тх = М, где=3 Г/4/ - в время выполнения операций сравнения. н Относительный выигрьпп при исполь- в л/гу зовании изобретения составит Т = 5 в 3 разав Таким образом, использование изо- р бретения в вычислительных комплексах с позволит сократить время для поиска н области памяти в 3 раза. Это, в свою 10 л очере,ць, приводит к сокращению сис- в темных потерь на управление Файлами ч и повышению производительности вы- р числительных комплексов в целом, в5формула изобретения 1, Устройство для ввода информации, содержащее генератор импульсов, первый дешифратор, счетчик, коммутатор, первую группу блоков элементов И и блок памяти, выходы которого подключены к информационным входам коммутатора, управляющие входы которого соединены с выходами первого дешифратора, выходы счетчика подключены к нходампервого дешифратора,выходы первой группы блоков элементов И являются группойинформационных выходов устройства, о тл ич аю ще ес яЗО тем, что, с целью повышения быстродействия устройства, в него введены анализаторы, блоки вычисления задержки, второй дешифратор, триггер, три регистра, элемент сравнения, элемент ИЛИ, три блока элементов И, элемент ИЛИ, блок элементов ИЛИ первый установочный вход триггера является первым управляющим входом устройства, выход соединен с первым входом элемента И, второй вход кото 40 рого объединен с тактовыми входами анализаторов и подключен к выходу генератора импульсов, а выход - к счетному входу счетчика, выход комму 45 татора соединен с первым входом элемента сравнения и с первым Входом первого блока элементов И, второй вход которого подключен к выходу элемента сравнения, второй вход которого подключен к выходу первого ре" гистра, стробирующий вход которого соединен с выходом блока элементов ИЛИ, одни входы которого являются первой группой управляющих входов устройства, а другие объединены с входами элемента ИЛИ и подключены к выходам первого блока элементов И, ,выход элемента ИЛИ соединен с первым Ьходом второго блока элементов И,торой вход которого подключен к одому из выходов счетчика, выходы перого дешифратора соединены с первымходом третьего блока элементов И, сторым установочным входом триггеа, с установочным входом счетчика,о стробирующими входами первого,торого и третьего регистров, управяющими входами блока памяти, с перыми управляющими входами блоков выисления задержки, один выход дешифатора является первым управляющимыходом устройства, выходы второгоблока элементов И подключены к информационным входам второго регистра,выходы которого соединены с другимивходами третьего блока элементов И,выходы которого подключены к входамвторого дешифратора, выходы которогосоединены с первыми входами первойгруппы блоков элементов И, вторыевходы которых подключены к первыминформационным выходам блоков вычисления задержки, вторые информационные выходы которых подключены кинформационным входам блока памяти,входы третьего регистра являются ин-.формационными входами первой группыустройства, а выходы подключены кинформационньм входам первой группыанализаторов вторые и третьи группыинформационных входов анализаторовявляются второй и третьей группойинформационных входов устройства,первые и вторые управляющие входыанализаторов - второй и третьей группами управляющих входов устройстна,первые выходы анапизаторов являютсягруппой управляющих выходов устройства, первые и вторые выходы анализаторов подключены к вторым и третьим управляющим входам блоков вычисления и задержки, информационныевходы группы которых являются информационными входами устройства четвертой группы,2. Устройство по п. 1, о т л и -ч а ю щ е е с я тем, что блоквычисления задержки содержит четыререгистра, два сумматора, вычитатель,элементы И, информационные входырегистров с нерного по четвертый.являются информационными входамигруппы и третьим управляющим входомблока, стробирующие входы - первымуправляющим входом блока, а выходы1соответственно подключены к первым и вторым входам первого и второ1259 Составитель И, АлексеевРедактор О, Юрковецкая Техред Л,Сердюкова Корректор В. Бутяга Заказ 5121/45 Тираж 671 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская иаб., д. 4/5Производственно-полиграфическое предприятие, г, Ужгород, ул, Проектная, 4 го сумматора, выходы которых соединены с входами вычитателя, выходыкоторого соединены с одними входамиэлементов И, выходы которых и выходы четвертого регистра являются вторым и первым информационными выходами блока, а другие входы элементов Иявляются вторым управляющим входомблока,3. Устройство по п. 1, о т л и - 10ч а ю щ е е с я тем, что анализаторсодержит две группы регистров, дварегистра, счетчик, два дешифратэра,узел триггеров, два компаратора, тригруппы элементов И, четыре элемента И, элемент задержки, пять элементов ИЛИ, входы первой группы первогокомпаратора и входы регистров пер"вой и второй групп являются с первойпо третью группами информационных 20входов анализатора, первые установочные входы узла триггеров и первыйвход первого элемента ИЛИ являютсяпервым и вторым управляющими входами .анализатора, первый вход первого 25элемента И является тактовыми входоманализатора, выход элемента задержки и выход второго элемента ИЛИ являются первым и вторым выходами ана"лизатора, выходы регистров первой З 0группы подключены к одним входам элементов И первой группы, выходы кото-.рых подключены к входам второго элемента ИЛИ, выходы первого дешифратора соединены с входами элемента за-,держки и с одними входами элементовИ второй группы, выходы элемента задержки подключены к первому входувторого элемента И н к управляющемувходу первого регистра, выходы которого соединены с вторым входом второ 241 8го элемента И, а информационный вход - с выходом третьего элемента И, одни входы которого объединены с входами первого дешифратора и соединены с выходами счетчика, другие объединены с информационными входами второго регистра и подключены к выходу второго элемента ИЛИ, выход узла триггеров соединен с первым входом первого элемента И, выход которого подключен к счетному входу счетчика, установочный вход которого, объединенный с установочным входом узла триггеров, подключен к выходу элемен" та задержки, выходы второго дешифратора соединены с другими входами элементов И первой группы, входы - с выходом второго элемента И, другие входы элементов И второй группы подключены к выходам регистров второй группы, выходы - к одним входам элементов И третьей группы и входам третьего. элемента ИЛИ, выходы которого соединены с второй группой входов первого компаратора,выход которого подключен к другим входам элементов И третьей группы, выходы которых соединены с входами четвертого элемента ИЛИ, выход которого подключен к первому входу второго компаратора и к первому входу четвертого элемента И, второй вход которого подключен к выходу компаратора, а выход соединен с входами пятого элемента ИЛИ и с вторым входом первого элемента ИЛИ, выход которого подключен к управляющему входу второго регистра, выход которого соединен с вторым входом второго компаратора, а установочный вход второго регистра соединен с выходом элемента задержки.