Оперативное запоминающее устройство с блокировкой неисправных запоминающих элементов

(23) Приорнте Гасударственный комитетСовета Министров СССРВа дедам изобретенийи открытий(088.8) оликовано 30.04,77 юллетеньата опубликования описания 30.05,7(72) Авторы изобретения ерзяи и Л. М. тахояи(71) Заявитель 4) ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВОБЛОКИРОВКОЙ НЕИСПРАВНЫХ ЗАПОМИНАЮЩИХЭЛЕМЕНТОВ рои наю Изобретение относится к запоминающим устройствам.Известны оперативные запоминающие устства с блокировкой неисправных запомищих элементов,Одно из известных устройств содержит регистр адреса, соединенныи через дешифратор адреса с накопителем, регистр слова, разделенный на группы разрядов, дополнительный накопитель с резервными группами разрядов, блок управления, блок контроля четности по группам разрядов, блок переадресации неисправных групп разрядов с самоконтролем, первые входы которого подключены к выходам регистра адреса, одни выходы - к соответствующим группам разрядов регистра слова и дополнительного накопителя, а другие выходы - к адресным входам дополнительного накопителя. недостатком этого устройства является то, что в нем блокируются только выявленные заранее отказавшие группы запоминающих элементов ячеек и не происходит их автоматической блокировки в процессе работы устройства, что значительно снижает надежность устройства. Из известных устройств наиболее близким техническим решением к изобретению является оперативное запоминающее устройство с блокировкой неисправных запоминающих элементов, содержащее регистр адреса, соединенный через дешифратор адреса с основным накопителем, регистр слова, подключенный к первому блоку контроля, основному и дополнительному накопителям, блок переадресации неисправ ных групп разрядов, соединенный с регистромадреса, регистром слова, дополнительным накопителем и счетчиком, блок управления, кодирующий блок и элементы И и ИЛИ, второй блок контроля. В этом устройстве про- О исходит блокировка группы запоминающихэлементов отказавшей ячейки памяти. Недостатком устройства является его невысокая эффективная емкость.Цель изобретения - повышение надежно сти устройства. 1 оставленная цель достигается тем, что входы второго блока контроля подключены к выходам блока переадресации неисправных групп разрядов, а выход - ко входу блока управления и одному из входов О блока переадресации неисправных групп разрядов, другие входы которого соединены с выходами первого блока контроля, входами первого элемента ИЛИ, кодирующего блока и одними входами первых элементов И, вы ходы которых подключены ко входам второгоэлемента ИЛИ, выходы блока переадресации неисправных групп разрядов соединены с другими входами первых элементов И и со входами третьего элемента ИЛИ, выхо ды элементов ИЛИ через вторые элементы50 55 СО 65 3И подключены соответственно ко входам блока управления и блока переадресации неисправных групп разрядов, выход счетчика соединен с одним из входов кодирующего блока, а входы счетчика - с выходами второго элемента ИЛИ и блока управления соответственно. На чертеже приведена блок-схема предложенного оперативного запоминающего устройства с блокировкой неисправных запоминающих элементов.Устройство содержит регистр 1 адреса, дешифратор 2 адреса, основной накопитель 3, регистр 4 слова, дополнительный накопитель 5, содержащий резервные группы разрядов, блок управления 6, блок 7 переадресации неисправных групп разрядов, выполненный, например, в виде ассоциативного запоминающего блока, первый блок 8 контроля, например, осуществляющий проверку четности по группам разрядов, первые элементы И 9, первый 10 и второй 11 элементы ИЛИ, счетчик 12, третий элемент ИЛИ 13, вторые элементы И 14 и 15, кодирующий блок 16 и второй блок 17 контроля.Входы регистра 1 адреса соединены с шинами 18 адреса, а выходы соединены с входами блока 7 и через дешифратор 2 - с накопителем 3, выходы которого соединены с входами регистра 4. Выходы последнего подключены к входам накопителей 3 и 5, блока 8 контроля, а также к выходным шинам 19, Входы второго блока 17 контроля подключены к выходам блока 7, а выход - ко входу блока 6 управления и одному из входов блока 7, другие входы которого соединены с выходами первого блока 8 контроля, входами элемента ИЛИ 10, кодирующего блока 16 и одними входами первых элементов И 9, выходы которых подключены ко входам элемента ИЛИ 11, выходы блока 7 соединены с другими входами элементов И 9 и со входами элемента ИЛИ 13, выходы элементов ИЛИ 10, 11 и 13 через элементы И 14 и 15 подключены соответственно ко входам блока б управления и одному из входов блока 7, выход счетчика 12 соединен с одним из входов кодирующего блока 16, а его вход - с выходом элемента ИЛИ 11,Устройство работает следующим образом.Код адреса по шине 18 поступает на регистр 1, затем после подачи сигнала обращения (записи или считывания) в блок управления 6 начинается цикл записи или считывания информации. Рассмотрим вначале цикл считывания. При обращении по исправному адресу работа устройства происходит как обычно: выбранное с помощью дешифратора 2 слово из накопителя 3 поступает на регистр 4 и затем на выходные шины 19 и входы блока 8, В этом случае информация с выходов блока 7 и выходов блока 8 отсутствует, и блок управления б выдает сигнал об окончании цикла считывания. 5 1 О 15 20 25 30 35 40 45 4При возникновении в процессе считывания сбоя или повреждения в запоминающих элементах, приводящих к искажению информации в слове (одном или нескольких разрядах), блок 8 обнаружит ошибку и выдаст сигнал об этом в блок управления б, который начнет выполнять программу, выясняющую, произошел сбой или отказ (например, многократным считыванием по одному и тому же адресу) . При обнаружении сбоя блок б выдает сигнал об этом, исправную информацию по швам 19 и сигнал конца обращения. Однако, если произошел отказ, блок 6 выдает сигнал, согласно которому не может продолжаться работа по данной программе и необходимо либо часть программы выполнить заново с определенного ее участка, либо определенную часть программы заново занести в устройство извне.При обнаружении отказа блок управления 6 выдает также сигналы, сохраняющие информацию на регистрах 1 и 4, производит запись кода неисправного адреса в признаковую часть блока 7 и адрес соответствующей резервной группы разрядов дополнительного накопителя 5 в информационную часть блока 7.Рассмотрим подробнее как происходит формирование кода адреса резервной группы разрядов дополнительного накопителя 5 и оптимальное заполнение его объема, Накопитель 5 содержит несколько (на чертеже три) резервных групп разрядов, поэтому адрес любой резервной группы разрядов должен состоять из адреса слова в накопителе 5 и указания, какая из групп разрядов данного слова замещает отказавшую. Адрес слова задается счетчиком 12 в двоичном коде, а информация, указывающая замещающую резервную группу разрядов, формируется блоком 8 контроля, определяющим работоспособность каждой группы разрядов, и заносится в разряды информационной части блока 7. Число таких разрядов в блоке 7 равно числу групп разрядов в слове дополнительного накопителя 5. Для того, чтобы заполнение дополнительного накопителя 5 было оптимальным, необходимо, чтобы резервные группы разрядов подключались в работе с основным накопителем по такому закону, который бы позволял использовать все резервные группы разрядов дополнительного накопителя 5, но при этом не требовалось бы периодической перекомпоновки размещенной в блоке 7 информации. Цели оптимального заполнения служат элементы И 9, 14 и 15 и ИЛИ 10, 11 и 13, а также специальная программа, реализуемая блоком управления 6 и счетчиком 12. С этой же целью при занесении в признаковую часть блока 7,кода неисправного адреса в эту же ячейку признаковой части заносится и адрес слова дополнительного накопителя, который задается счетчиком 12,556502 И 1об 5Всякое новое занесение информации в блок 7 выполняется по слсдующей программе.Сначала в признаковой части блока 7 маскируется код адреса основного накопителя, и считывание происходит по адресу (начиная с нулевого), выдаваемому счетчиком 12. При этом происходит анализ содержимого разрядов, указывающих на неисправность групп разрядов. Если происходит совпадение информации, записанной раисе в этих разрядах, с информацией на выходах блока 8, то по данному адресу накопителя 5 нельзя использовать резервную группу и в счетчик под действием сигналов от элемснта ИЛИ 11 и блока б добавляется 1 и снова производится считывание из блока 7 разрядов признаков неисправности, и так до тех пор, пока на выходе элемента ИЛИ 11 и не будет отсутствовать сигнал совпадения. Тогда блок 6 начнет заносить информацию от регистра 1 и счетчика 12 в признаковую часть и информацию от блока 8 и счетчика 12 в информационную часть блока 7. После записи очередного адреса резервной группы разрядов блок б выдает сигнал окончания процесса. Устройство снова готово к выполнению своих функций.При считывании из устройства код адреса, поступивший на регистр 1, проверяется на наличие его в блоке 7 (при этом маскируется код адреса от счетчика 12) и при совпадении блок 7 выдает соответствующий код резервной группы (или групп) разрядов в дополнительном накопителе 5, из которого параллельно с исправными группами разрядов основного накопителя на регистр 4 поступит считываемая информация. Если она исправна, то блок 6 выдает сигнал окончания операции считывания и информацию по шинам 19. Однако, если при считывании информации из основного накопителя 3 и резервных групп разрядов снова обнаружится отказ, то возможны две причины: либо возник отказ в какой-либо другой группе разрядов слова основного накопителя 3, либо отказал запоминающий элемент в используемой в данной операции резервной группе.В первом случае, который будет обнаружен по сигналу от элемента И 15 (при отсутствии сигнала на выходе элемента ИЛИ 11), блок управления 6 выдает сигнал, который полностью освободит в блоке 7 ячейку (т. е. сотрет информацию в ее признаковой и информационной частях), к которой только что произошло обращение, После чего выполняется с самого начала описанная выше программа занесения информации переадресации в блок 7, т. е. счетчик 12, управляемый блоком 6 и сигналами от элемента ИЛИ 11, начнет последовательный нсребор адресов (начиная с нулевого), найдет свооодную ячейку В дополнительном накопителе О и Выдаст се адрес в блок 7. Таким образом, любой неиспоавный код адреса устройства находится в признаковой части блока 7 только в одной 5 10 20 25 30 35 .10 45 г,1 дд 6ее ячейке, 1-1 етрудно видеть,чтопри выполнешги такой программы при записи информации в блок 7 объем дополнительного накопителя 5 используется наиболее оптимально и не требуется периодической перекомпоновки содержимого блока 7.В случае отказа запоминающего элемента в резервной группе разрядов элемент И 15 снова выдает сигнал о необходимости освобох;дсн,"1 ячейки блока 7 от записанной в ней информации переадресации и блок 6 начинает производить очистку (стирание) данной ячейки. Однако в этом случае происходит стирание не всей информации, записанной в данной ячейке, а только кода неисправного адреса накопителя 3, записанного в признаковой аси бло 1 са 7. Вся Осальная информация (т, е, вся информационная часть и код адреса дополнительного накопителя 5, записанный в признаковой части ячейки блока 7) остается без изменения, так как их стирание запрещается сигналом на выходе элемента 1 14, Возника 10 щим при От 1 сазе запоминающего элемента в резервной группе разрядов. Сохране 1 ыая таким образом информация в ячейке блока 7 при цикле очередной записи информации В блок 7 запрстит использование отказавшей резервной группы разрядов. Затем блок 6 снова начинает цикл занесения информации переадресации в блок 7, Таким образом, предложенное устройство позволяетосущестьлять блокировку неисправных групп разрядов, возникающих в ходе работы как в основном накопителе 3, так и в дополнительном н копителе 5.отказы запоминающих элементов могут Возни 1 са 1 ь В самом б;1 оке ( переадресации неисправных групп разрядов, причем эти отказы не будут обнаруживаться блоком 8. Поэтому целесообразно использовать блок 7 с самоконтролем, в котором происходит автоматнчсская ОлокироВка нсиспраВных ячеек.Зто осуществляется следующим образом.11 рн записи информации в блок 7 блоком 16 формируется ее код четности, который также заносится в блок 7. При считывании информации из блока 7 она проверяется на четность блоком 17, сигналом об ошибке которого в специальный разряд неисправности ячейки олока 7 (после установления наличия отказа) заносится признак, запрещающий обращение к этой ячейке. После этого блок 6 снова начинает цикл записи информации переадресации в новую ячейку блока 7 по описанной выше программе. Формула изобретенияОперативное запоминающее устройство с блокировкой неисправных запоминающих элементов, содержащее регистр адреса, сое,1 иненнь 1 н через сш 11 фра 1 ор ареса с ОСНОВ- пым пако 1111 тслем, регистр слоВа, подкл 1 оченпь:й к пе 1 эвом блоО контроля, ос 11 овном и дополнительному накопителям, блок переадресации неисправных групп разрядов, соеди556502 10 Составитель В. Рудаков Текред 3, Тарасова Корректор О. Данишева Редактор В. Левятов Заказ 999/14 Изд.392 Тираж 735 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5типография, пр. Сапунова, 2 ненный с регистром адреса, регистром слова, дополнительным накопителем и счетчиком, блок управления, кодирующий блок, элементы И и ИЛИ, второй блок контроля, о тличающееся тем, что, с целью повышения надежности устройства, входы второго блока контроля подключены к выходам блока переадресации неисправных групп разрядов, а выход - ко входу блока управления и одному из входов блока переадресации неисправных групп разрядов, другие входы которого соединены с выходами первого блока контроля, входами первого элемента ИЛИ,кодирующего блока и одними входами первых элементов И, выходы которых подключены ко входам второго элемента ИЛИ, выходы блока переадресации неисправных групп разрядов соединены с другими входами первых элементов И и со входами третьего элемента ИЛИ, выходы элементов ИЛИ через вторые элементы И подключены соответственно ко входам блока управления и блока переадресации неисправных групп разрядов, выход счетчика соединен с одним из входов кодирующего блока, а вход счетчика подключен к выходу второго элемента ИЛИ.