Устройство приоритетного обращения к блоку оперативной памяти в мультивычисл ителбнойсистеме

О П И С А Н И Е ЗО 480ИЗОБРЕТЕНИЯ Сони Соввтсииа Содналистичвсииа РвслублинК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт, свидетельстваяглецо 02.71.1969 ( 134166818-24) МП 1 хУ С 061 9/1 аявкипр;соед;шепнем ПриоритетОпуоликовацо 25.Ч.1971. Бюллетень1 Дата опубликования описан;я 28 Л 1.1971 Комитет по делам изобретений н атирцтнй арн Совете Министров СССРУДК 681.326.3(088 Авторыизобретения М, А. Алексеевскт И, 3, Коминар П. Гальперин, А. В. Ив Заявител УСТРОЙСТВО ПРИОРИТЕТНОГО ОБРАЩЕНИЯ К БЛОКУ ОПЕРАТИВНОЙ ПАМЯТИ В МУЛЬТИВЬ 1 ЧИСЛИТЕЛЬНОЙ СИСТЕМЕ2 Данно= изобрсте 1 шс относится к области вь и ислитьно технки.Известны устройства приоритетного обращенит 1 и Олоку Оперативной памяти В му;1 ьтивычислительной системе, содержащие регистры приоритетов, регистры заявок, логические схемы, триггеры занятости.Иедостдтком известных устройств является статистическое назначение приоритетов вычислителей, то значительно усложняет организацию решения задач в мультивычислит елИой системе.Преимуществом предложенного изобретения является обеспечение независимого многократного обращения либого из вычислителе . блоку Оперативной памяти с четом д Иапнескх приоритетов, зависящих от приоритетов решаемьх задач. С этой целью в устройство введецы блок выявления динами- .еского приоритета, коммутатор сброса и ко мхтатор вычислителей, причем вычислиели .срез коммутатор вычислителей, входы к 1 орого соединены с выходами схем ИЛИ блока выявле;Ия динамического приор;тела и входами коммутатора сброса, связаны с блоуом опсратив:ой памяти. Один выход коммутатора сброса подключен к шП 1 е ответа б.ок;: оперативной памяти, а другие выходы соединены с первыми входами регистра заявок, втор 1,е вход 1 которого по;1;.аочсцк шшам запросов; ол 1 ш выходы регистра заявок через схему ИЛИ соединены с первым входом схемы И, второй вход которой через элемент задержки соединен со схемой 5 11 ЛИ, подклю:ецной к шинам запросовк шине ответа из блока оперативной памяти, третий вход схемы И соединен с выходом триггера занятости. Первый вход последнего ссединец с выходом этой схемы И, а вто рой вход через схею ИЛИ подключс 1 кшцце ответа из блока оперативной памяти.Выходы регистров приоритетов соединены с первыми входами первого ряда схем И блока выявления динамического приоритета, 15 выходы которых соединены со схемамиИЛИ. Одни входы регистра заявок блока выявления диндмического приоритета соединены с выходом коммутатора сброса; одни выходы соединены с первыми входами пораз рядных схем И блока выявлегпия динамического приоритета, вторые входы которых подклочены к регистрам приоритетов, д другие ыод подлОчены о одам схех 11 Л 11 этого же блока. Выходы схем 11 Л 11 для 25 всех вычислителей, кроме последнего, черезсхему НЕ олока выявления динамического пр.:оритета соединены со входами схемы И этого же блока, а выход схемы ИЛИ нос.1 едцего вьчислителя непосредственно связан 30 Ро входом РР 1;, 11, вь 1 ход которой соеди 30458(о: О Сброса срез сесу 1,.11( ( ( Г ) ЦИ) Л0,1 00)ИпСИЦ); КЯГИ11 )1 и(Г Ои ".Г).Оди ОБР С)1 с Био 1(;) с,;3 КО)- у Гс.)ор 16) СОРОС.:) Сои),15 с 1 разр 5 д РСГГг. Ра 3,(БОК ), СОт)СТОЗ)ОИ;И) ООС)1 )ССИИО) .ЛИ:1(.)1 т(И (, .1 фОР)ИРУСТ И 1 И)ГЛПС Б ЕИ 0- ООС)1,)КС:)ИО 0 БЛ(ИГЛ ИТС;51,намического приоритета, коммутатор сброса и коммутатор вычислителей, причем вычислители через ко,лмутатор вычислителей, входы которого соединены с выходами схем ИЛИ блока выявления динамического прц оритста и входами коммутатора сброса, связаньг с блоком оперативной памяти, один выход коммутатора сброса подключен к шине ответа блока оперативной памяти, а другие выходь 1 соединены с первыми входами реги стра заявок, вторые входы которого подключены к шинам запросов, одни выходы регистра заявок через схему ИЛИ соединены с первым входом схемы И, второй вход которой через элемент задержки соединен со 15 схемой ИЛИ, подключенной к шинам запросов и к шине ответа из блока оперативной памяти, третий вход схемы И соединен с выходом триггера занятости, первый вход которого соединен с выходом этой схемы 20 И, а второй вход через схему ИЛИ подключен к шине ответа из блока оперативной памяти, выходы регистров приорцтетоь соединены с первыми входами первого ряда схем 11 блока выявления динамического приори. ",ета, выходы которых соединены со схелгамц 1 Л 11, однц входы регистра заявок блока вг,;я вления дггггагического приоритета,.оед,гиены с выходом коммутатора сброса, однц выходы соединены с первыми входалгг поразря ньгх схем И блока выявления дина.,гггческого приоритета, вторые входы которых подклгогеггы к регистраг приоритетов, а другие выходы подключены ко входам схем ИЛИ этого же блока, выходы которых для всех вычислителей, кроме последнего, через схему 1-1 Е блока выявления динамического приоритета соединены со входами схемы И этого же блока, а выход схемы ИЛИ последнего вычцслцтеля непосредственно связан со входом схемы И, выход которой соединен со вторымц входами первого ряда схем И, другие входы регистра заявок блока выявления динамического приоритета соедицецены с выходамц второго ряда схем И этого ге блока, входы которых соединены с друггоггг ггггходами регистра заявок ц с вьгходом т ргггг.сра занятости.