Устройство для распознавания образов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 9) ОИ 6 К 9 ОХУДАРС ПО ДЕЛАМ ЫЙ КОМИТЕТ СССРЕТЕНИЙ И ОТНРЫТИ(71) Московский институт электронной техники(56) Патент Японии У 56-15546, кл. С 06 К 9/62, опублик. 1981.Заявка Великобритании У 1310265, кл, С 4 К, опублик. 1973. (54)(57) 1. УСТРОЙСТВО ДЛЯ РАСПОЗНАВАНИЯ ОБРАЗОВ, содержащее вычислительные блоки, одни входы которых являются первым входом устройства, другие подключены к выходам соответствующих регистров первой ивторой групп и первого регистра, а выходы соединены с одними входами соответствующих регистров второй группы, другиЕ входы котовых являются вторым входом устройства, приэтом входы регистров первой группы являются третьим входом устройства, входпервого регистра первой группы регистров является четвертым входом устройства, а входы первого регистра являются пятым и шестым входами устройства, о т л и ч а ю щ е е с ятем, что, с целью повьпнения надеж-ности распознавания, оно содержитвторой регистр, вход которого является седьмым входом устройства авыход подключен к первому региструвторой группы регистров, и первыйкоммутатор, входы которого соединены с выходами регистров второйгруппы, а выход является выходомустройства, при этом регистры первой и второй групп соответственнопоследовательно соединены междусобой, выход каждого регистра соединен с входом предыдущего, а выходпоследнего регистра в каждой группе подключен к входу первого,1203554 2. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что вычислительные блоки содержат группу коммутаторов, одни входы которых явпяются первым, вторым и третьим входами блоков, а выходы подключены к одним входам второго коммутатора, сумматор, один вход которого соединен с выходом одного коммутатора группы, а выход подключен к другому входу второго коммутатора, выход которого соединен с входами коммутаторов группы, первый инвертор, вход которого соединен с выходом другого 1коммутатора группы, а выход поцключен к одному входу третьего коммутатора, другой вход которого соединен с выходом соответствующего коммутатора группы, а выход подключен к другому входу сумматора, выход котоИзобретение относится к автоматике и вычислительной технике и можетбыть использовано в быстродействующих системах распознавания изображений и речи.Цель изобретения - повышение надежности распознавания,На фиг. 1 представлена блоксхема предлагаемого устройства; нафиг. 2 и 3 - примеры конкретногоконструктивного выполнения вычислительного блока.Устройство содержит вычислительные блоки 1, первую 2 и вторую 3группы регистров, первый 4 и второй5 регистры и первый коммутатор 6,выполненный в виде мультиплексора(фиг, 1),При этом вычислительные блокисодержат (фиг. 2) первый дешифратор7, группу коммутаторов 8 и 9, выполненных в вице мультиплексоров,третью группу 10 регистров и арифметический блок 11, включающий(фиг. 3) сумматор 12, второй коммутатор 13 и третий коммутатор 14,выполненные в виде мультиплексоров,второй 15 и третий 16 дешифраторы,первый 17 и второй 18 инверторы иэлементы 19 задержки,рого соединен с входом второго инвертора, подключенного к четвертомувходу второго коммутатора, первыйдешифратор, входы которого являютсявторым входом блока, а выходы соединены с одними входами регистровтретьей группы, другие входы которых подключены к выходу второго коммутатора, а выходы соединены с входами соответствующих коммутаторовгруппы, второй дешифратор, входы которого являются вторым входом блока, а выходы подключены к другим входам третьего коммутатора, и элементы задержки, входы которых являютсявторым входом блока, а выходы подключены к третьему дешифратору,один вход которого соединен с выходом сумматора, а выходы подключены кдругим входам второго коммутатора,Устройство содержит первый 20,второй 21, третий 22, четвертый 23,пятый 24, шестой 25 и седьмой 26входы устройства, и выход 27 5 (фиг. 1), первый 28, второй 29 итретий входы вычислительного блока и выходы 30 и 31 (фиг. ).Устройство для распознаванияобразцов предназначено для работыв составе вычислительной системы вкачестве периферийного вычислителяи подключается к вычислительнойсистеме через свои шины данных и управления. Устройство работает с 15 внешней синхронизацией под управлением центрального процессора вычислительной системы. На входные шиныустройства подаются соответствующимобразом синхронизованные потоки дан О ных с элементами эталона и реализации и определяемые алгоритмом обработки комбинации управляющих сигналов.Устройство распознавания образовв соответствии с комбинациями управляющих сигналов осуществляет коммутацию входов-выходов всех своихвнутренних блоков и в результате выполнения алгоритма передает в вычис лительную систему через выходную10 ЗО 40 шину меру различия между очередным эталоном и реализацией.В устройстве, содержащем М вычислительных блоков 1, одновременно могут обрабатываться только М элементов эталона.Если в эталоне число элементов больше количества блоков 1, то в алгоритме появятся дополнительные шаги.Рассмотрим вначале работу устройства, когда число блоков 1 больше или равно числу элементов в этало. не. Число элементов в реализации не ограничено и может быть любым.Тогда для вычисления меры различия между неизвестной реализацией и эталонным образом устройство распознавания выполняет следующую последовательность команд, определяемых последовательностью комбинаций управляющих сигналов, подаваемых на шину управления устройства распознавания образов из вычислительной системы.Данная последовательность управляющих сигналов может поступать иэ внешней вычислительной системы, где может, храниться в постоянном запоминающем устройстве. Из постоянного запоминающего устройства на каждый синхроимпульс выбирается очередная комбинация управляющих сигналов. Ниже приведены пункты алгоритма работы устройства распознавания образов.1. С шины элементов эталонов в первый регистр 2 записывается соответствующий элемент эталона.2. В регистрах 2 через сдвиговые входы-выходы данные сдвигаются на один регистр вверх. Для этого подается комбинация управляющих сигналов, по которой в мультиплексорах регистров 2 выход коммутируется со сдвиговым входом, и подаются сигналы разрешения записи в первый регистр 2 и разрешение записи во второй регистр 2.3, Пункты 1 и 2 повторяются заданное число раз для последующих элементов эталонов так, что в результате в первом регистре 2 хранится первый элемент эталона, а в последнем регистре 2 хранится последний элемент эталона.4. В регистре 5 устанавливается максимально возможное большое число. 5. Аналогично п,1 в регистр 4 с шины 25 записывается первый элемент реализации.6. В каждом блоке 1 в первые рабочие регистры 10 пересылаются элементы эталона из соответствующего регистра 2. Для этого на мультиплексоры8 в блоках 1 подается управляющийкод, по которому выход мультиплексора 8 коммутируется с первым входом данных. В арифметические блоки11 всех блоков 1 подается код, соответствующий заданной функции, а затем в дешифратор 7 подается управляющий код, по которому на выходе дешифратора 7 возбуждается линияразрешения записи в первый рабочийрегистр 10.7. Аналогичными управляющими сигналами во вторые рабочие регистры10 всех блоков 1 пересылается элементреализации из регистра 4.8. В арифметический блок 11 каждого блока 1 подается команда вычисления модуля разности содержимогопервого и второго рабочих регистровс пересылкой результата в первый рабочий регистр.9. Данные из первых рабочих регистров пересылаются в соответствую- щие регистры 3 накопленных мер.10. В регистр 4 записывается сшины элементов реализации следующийэлемент реализации.11. Повторяются пп. 6-8.12. Во вторые рабочие регистры 10 во всех блоках 1 пересылаютсяданные из соответствующих регистров 3.13. В регистрах 3 накопленныхмер данные сдвигаются на один регистрвверх. В первый регистр 3 накопленных мер записываются данные из регистра 5 константы.14. В третьи рабочие регистры1 О всех блоков 1 пересылаются данные из соответствующих регистров3 накопленных мер.15. Находится минимум содержимо- го второго и третьего рабочих регистров 1 О блоков 1. Результат помещается во второй рабочий регистр.16. ГГовторяются пп. 13-15. ) 17. Находится сумма первого и второго рабочих регистров 10.18, Результат, находящийся во втором рабочем регистре 10, пересылается в соответствующий регистр 33120355419.,Повторяются пп. 10-18 для всех последующих элементов реализации, подаваемых последовательно из ,вычислительной системы на шину элементов реализации устройства распознавания образов.20В первый рабочий регистр блоков 1 читаются данные из соответствующего регистра 3.21. Сдвигается информация в регистрах 3 на один регистр вверх.22, Во второй рабочий регистр блоков 1 читается информация из соответствующего регистра 3.23, Находится минимум содержимого первого ивторого рабочих регистров 10.24. Повторяются пп. 21-23 заданное число раз.25. Пересылаются данные из первого рабочего регистра 10 в регистр 3.,26. С выходной шины накопленных мер читается содержимое соответстдующего регистра 3, содержащее минимальную меру различия между соответствующим эталоном и реализацией.После выполнения п, 26 рассмотренного алгоритма в каждом регистре 3 находится одна из возможных мер различия между данным эталоном и реализацией. Минимальная мера различия будет находиться в самом верхнем регистре 3. Число, содержащееся в этом регистре, передается в вычислительную систему в качестве меры различия между эталоном и реализацией.Повторив алгоритм для К эталонов, получим К мер различия. Для случая, когда число блоков 1меньше числа элементов в эталоне, 10 алгоритм содержит особенности.В этом случае после каждоговыполнения п.п, 10-18, в которыхвычисляются меры различия на очередном шаге, перед переходом к следую щему шагу необходимо провести сдвигв группе регистров 2 и в первыйрегистр 2 с выходной шины записатьочередной элемент, который еще неучаствовал в вычислениях. При этом 20 возможны три варианта сдвига: повторить очередной шаг без сдвига;сдвинуть элементы эталона в регистрах 2 на один вверх; сдвинуть элементы эталона в регистрах 2 на дварегистра вверх. Выбор одного из вариантов сдвигаможет быть осуществлен на основе анализа сумм мер различия, получае- ЗО мых для каждого из варианта. Приэтом в разных вариантах изменяются суммы только в двух нижних и двух верхних регистрах 2,1203554 Составитель А. Романоведактор Г. Волкова Техред О.Ващищина Корректор дей аказ 4/ Патент", г. Ужгород, ул. Проектная, 4 19/53 Тираж 709 ВНИИПИ Государственного ком по делам изобретений и о 13035, Москва, Ж, Раушская