Коррелятор
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
(51) 4 и детельство СССРР 15/336, 1979.тельство СССР6 Р 15/336, 1982. п. 1, отличто блок сгла атор, компараинхрониэации дом синхрониионный вход первым инфоррелятор п йся те ч ляется вх информ ъединенОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ПИСАНИЕ ИЗО К АВТОРСКОМУ СЗИДЕТЕЛЬСТ(54)(57) 1. КОРРЕЛЯТОР, содержащий ( п + .1)-разрядный счетчик, выходы младших разрядов которого соединены с соответствующими адресными входами блока постоянной памяти и первого блока памяти, выход ( о -1)-горазряда счетчика соединен с входомпереключения режима первого сумматора, вход счетчика объединен свходом синхронизации первого сумматора, с входом управления записьюпервого блока памяти и подключен,к выходу генератора тактовых импульсов, выходы-х разрядов счетчика(где 1 = и - в , 1) -1) соединены ссоответствующими младшими адресны"ми входами записи второго блокапамяти, вход управления записьюкоторого подключен к выходу(р-ш)-го разряда счетчика, старшие адресные входы записи и чтениявторого блока памяти соответственно подключены к прямому и инверсному выходам п -го разряда счетчика, младшие адресные выходы чтения второго блока памяти подключены ксоответствующим выходам блока постоянной памяти, выход второго блока памяти соединен с первым информационным входом первого сумматора, второй информационный вход которого подключен к выходу первогоблока памяти, о т л и ч а ю щ и йс я. тем, что, с целью расширенияфункциональных возможностей засчет одновременной работы с двумя.опорными сигналами, в него введенывторой сумматор, регистр и блоксглаживания, вход синхронизациикоторого подключен к выходу (а)го разряда счетчика, информационный вход блока сглаживания подключен к выходу первого блока памяти, выход блока сглаживания является выходом коррелятора, выходпервого сумматора соединен с информационным входом регистра, управляющий вход которого подключенк выходу генератора тактовых импульсов, выход регистра соединен синформационным входом первого блока памяти, выход второго сумматорасоединен с информационным входомвторого блока памяти, управляющийвход и информационные входы второго сумматора являются соответствующими разрядными информационнымивходами коррелятора. живания содержит суммтор и регистр, входкоторого явзации блокарегистра об1180927 Составитель А. ИвановаРедактор Н. Яцола Техред А.Набинец Корректор М. Максимишине 9 каз 5928ВНИИ ног ете Ра 3035 П "Патент", г. Ужгород,оектная,фил Тираж Государств делам изоб осква, ЖПодписноекомитета СССРй и открытийская наб., д. 4/5
СмотретьЗаявка
3706890, 05.03.1984
АКУСТИЧЕСКИЙ ИНСТИТУТ ИМ. АКАД. Н. Н. АНДРЕЕВА, ПРИБОРОСТРОИТЕЛЬНЫЙ ЗАВОД ИМ. 50-ЛЕТИЯ КИРГССР
АБРАМОВИЧ ВЛАДИМИР ПЕТРОВИЧ, ИЛЬИЧЕВ ПАВЕЛ ВАДИМОВИЧ, МАЛЫШЕВ ВЛАДИМИР ПАВЛОВИЧ, УГАРОВ ВИКТОР ИВАНОВИЧ, ФРОЛОВ ДМИТРИЙ ПАВЛОВИЧ, ЯКИМОВИЧ ИГОРЬ ИВАНОВИЧ
МПК / Метки
МПК: G06F 17/15
Метки: коррелятор
Опубликовано: 23.09.1985
Код ссылки
<a href="https://patents.su/5-1180927-korrelyator.html" target="_blank" rel="follow" title="База патентов СССР">Коррелятор</a>
Устройство для контроля блока памяти
Номер патента: 963107
Опубликовано: 30.09.1982
Авторы: Бессмертный, Минаев
МПК: G11C 29/00
...входного регистра, другие входы которого соединены с шинами вводаинформации, выход схемы сравнения подклочен ко второму входу четвертого элемента И, выход которого соединен со вторымвходом второго элемента ИЛИ, другойвыход дешифратэра адреса подключен ксчетному входу второго триггера, нулевой и единичный выходы которого соединены соответственно с третьим входомпервого и вторым входом пятого элемента И, выход пятого элемента И подклю107 6 5 963 другие входы которого соединены с шинами 15 вводя информации. Выходы схемы 14 сравнения подключены ко второму входу четвертого элемента И 4, выход которого соединен со вторым входом вто 5 рого элемента ИЛИ 7, Другой выход дешифратора 13 адреса подключен к счетному входу второго триггера 9,...
Устройство для контроля блоков памяти
Номер патента: 1023398
Опубликовано: 15.06.1983
Авторы: Ананич, Бабаев, Бакакин, Исаев, Коц
МПК: G11C 29/00
...формирователя сигналов подключен к выходу блока задания режимов , контроля, первомучвходу шиФратоРа, 45второму входу накопителя и первомувходу четвертого формирователя сигналов, первый выход и-второй вход которого соединены соответственно с третьим входом накопителя, вторыми вхо Одами блока местного управления и шифратора и,со вторым выходом блока местного управления, третий вход кото-.рого подключен к выходу третьего Фор-,мирователя сигналов, второму входудешифратора адреса, второму входусчетчика, третьему входу первого ре,гистра, третьему входу переключателя 1 и первому входу второго коммутатора,второй вход и выход которого соеди"вены соответственно с выходом первого 60коммутатора и со вторым входом датчика напряжений, третий вход...
Устройство для контроля многоразрядных блоков памяти
Номер патента: 1030854
Опубликовано: 23.07.1983
Авторы: Ваняшев, Листаров, Мякиньков
МПК: G11C 29/00
Метки: блоков, многоразрядных, памяти
...е состояние "0", Приэтом на выходах счетчика 5 (нанииформационных входах блока 8 памяти )устанавливаются "нули", в результа030854 3те чего на выходе. элемента ИЛИ-НЕ 11 появляется сигнал "1", разрешающий работу счетчика 2. С прямого выхода триггера 4 на управляющий вход счетчика 1 поступает сигнал "0", 5 блокирующий его работу, С инверсного выхода триггера 4 поступает сигнал "1", задающий режим "Запись" в блоке 8 памяти и разрешающий поступление адресов на его входы со счет- О чика 2 через элементы И 6, На выходе триггера 3 устанавливается сигнал "0", блокирующий работу элемента И 12.Особенностью работы устройства 5 является то, что счетчики 1, 2 и 5 и триггеры 3 и 4 при воздействии сигнала "1" по счетному входу переключаются по...
Устройство для контроля блоков памяти
Номер патента: 1569904
Опубликовано: 07.06.1990
Авторы: Август, Зыков, Иванюк, Куклов, Никитин
МПК: G11C 29/00
...обращения, в первый регистр 16 адреса и первый .регистр 17 данных, откуда через соответствующие блоки вывода поступают на контролируемый блок памяти; если микрокоманда в первом такте содержит команду БП или ВнП, соответственно с выходов 24 или 27 блока 5 управления вырабатываются сигналы занесения, по которым изменяется содержимое регистров адреса микрокоманд или счетчика повторений;Т 2 - содержимое первых регистров адреса 16 и данных 17 заносится во вторые регистры адреса 11 и данных 13; микрокоманда с второго блока 3 памяти через мультиплексор 6 заносится в регистр Я микрокоманд; если микрокоманда содержит коды управления ТЛБ первого или второго, происходит соответствующая модиФикация полей микрокоманды с содержимым второго регистра 11...
Устройство для обнаружения ошибок в блоках памяти
Номер патента: 1594611
Опубликовано: 23.09.1990
МПК: G11C 29/00
Метки: блоках, обнаружения, ошибок, памяти
...100 не пропускают сидня.-.ов с выходов триггеров 79 и Яй на схему 91сравнения,Блок 3 обнаружения адреса ошибки,преобразует информацию, псступающуюня вход одновременно с пр.образователем 1 кода на основе мнсгочленах ьх+ 1. При этом через коммутаторы, з15121 и 122 выходы триггеров 103 и 107верхнего (по схеме) и нижгего осгистров соединены с сумматорами по модулю двя 109 и 111 соответственно, атакже через коммутаторы 1 г 7 и 118 ссумматорами по модулю два 110 и 11220соответственно. Ня схему 113 сравнения поступают сигналы с выходовтриггеров 101 в 1 и 105-107,На этапе деления информационногомногочлена, поступающего на декодирующее устройство, на со:тагляющие ггорождающего полинома 8(х) г: блоках1-3 формируются остатки аз делегия.Если...
Предыдущий патент: Вычислительное устройство для решения целочисленных задач математического программирования
Следующий патент: Вычислительное устройство
Случайный патент: Способ контроля процесса намотки подаваемого с постоянной скоростью материала