Устройство для передачи информации по магистрали

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 119) (11) 82 51) ОПИСАНИЕ ИЗОБРЕТКАВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) 1, Басс Ч.,Кеннеди Д, Девидсон Д.Местная сеть, обеспечивающая болеегибкую и распределенную обработку данных. фЭлектроника 1, 1980, т, 53,Р 21, с. 25, рис.2,2. Авторское свидетельство СССРпо заявке 9 3409677/18-24,кл. С 08 С 19/28, 1982 (прототип),(54)(57) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ИНФОРМАЦИИ ПО МАГИСТРАЛИ, содержащееприемник, вход которого является входом устройства, выход приемника соединен с первыми входами первого элемента И и переключателя, выход переключателя соединен с входом передатчика, выход которого является выходам устройства, первый блок памяти,вход которого объединен с первымвходом первого триггера, выход первого триггера соединен с вторым входом переключателя, выход первого блока памяти - с вторым входом первоготриггера и первым входом первогосчетчика,выход которого соединен спервым входом дешифратора, выходыдешифратора - с соответствующими входами блока задержки, выход которогосоединен с первым входом второго элемента И, отличающеесятем, что, с целью повышения информативности устройства, в него введенытретий и четвертый триггеры, третийчетвертый, пятый, шестой и седьмойэлементы И, элемент ИЛИ, элемент НЕ,регистры, генератор импульсов, второй блок памяти, второй и третий счетчики, пороговый блок и формировательсигналов, первый выходформирователясигналов соединен с первыми входамипервого и второго регистров третьего и четвертого .элементов И и с вторыми входами первого счетчика и первого элемента И, выход первого элемента. И соединен с вторым входом второго регистра, выходы которого соединены с соответствующими входами пятого элемента И, выход которого соединен через третий триггер с первымн входами второго счетчика и элемента ИЛИ, вы" ход элемента ИЛИ соединен с первым входом четвертого триггера, выход которого соединен э входом формирова теля сигналов, второй выход формирователя сигналов соединен с вторым входом первого регистра, первый выход которого соединен с первыми входами шестого и седьмого элементбв И и вторым входом второго элемента И вторые выходы соединены с соответствующими вторыми входами шестого элемента И, выход которого соединен с вторым входом третьего элемента И и через элемент НЕ - с вторым входом д седьмого элемента И, выход приемника соединен с третьим входом третьего элемента И,. выход которого соединен с входом первого блока памяти и вторым входом элемента ИЛИ, выход генератора импульсов соединен с вторым входом четвертого элемента И, выход которого соединен с входом третьего счетчика, первый выход третьего счет" чика соединен с первыми входами второго счетчика и порогового блока, второй выход - с вторым входом второго счетчика, выход которого соединен с вторым входом порогового блока и третьим входом седьмого элемента И, выход порогового блока соединен с вто рым входом второго триггера и с четвертым входом седьмого элемента И, выход седьмого элемента И - с вторым входом дешифратора, выход второго эле" мента И - с вторым входом четэертого триггера, третий выход формирователя сигналов через второй блок, памяти с входом передатчика.Изобретение относится к электро"связи и может быть использовано дляпередачи данных по магистрали в локальных вычислительных сетях.Известно устройство для передачи.информации по магистрали, содержащееприемопередатчик, кодер, декодер,блоки буферной памяти, каналы прямого доступа к памяти, регистры, шинный интерфейс, шину данных и процес-сор 13Однако устройство не блокирует передачу при обнаружении столкновениян канале связи и не осущестнляет повторной передачи сообщения после обнаружения столкновения.Наиболее близким к изобретению по 5технической сущности является устрой.ство для передачи информации по магистрали, содержащее приемник, входкоторого является входом устройства,выход приемника соединен с первыми 20входами первого элемента И и переключателя, выход первого элемента Исоединен с первыми входами первогои второго триггеров и через блок памяти с нторым входом первого триггера и входом счетчика, выход счетчика подключен через последовательносоединенные дешифратор и блок задержки к второму входу .второго триггера,выход которого соединен с первым вхо-З 0 дом второго элемента И, выход второго элемента И объединен с выходомпереключателя и подключен к входупередатчика, выход передатчика является выходом устройства, пеРвый выход распределителя импульсов соединен с первым входом преобразователя параллельного кода в последовательный и входом третьего триггера, выход тре" тьего триггера соединен с вторыми входами первого и второго элементов 40 И и первым входом третьего элемента И, выход третьего элемента И соединен через элемент задержки с вторым входом переключателя, второй выход распределителя импульсов соединен с вторым входом третьего элемента И и третьими входами первого и второго элементов И, третий выход распредели" теля импульсов соединен с вторым входом преобразователя параллельного кода в последовательный, выход которого соединен с четвертым входом второго элемента И, выход первого триггера соединен с третьими входами тре- тьего элемента И и переключателя 123Однако известное устройство не реа 1 лизует функцию стабилизации скорости передачи информации, т.е, не выравнинает загруженность моноканала и не предотвращает столкновения, что приводит к существенному увеличению 60 времени задержки повторных передач, снижая тем самым информативность устройства.Цель изобретения - повышение информатинности устройства. 65 Указанная цель достигается тем, что в устройство для передачи инфор мации по магистрали, содержащее приемник, вход которого является входом устройства, выход приемника соединен с первыми входами первого элемента И и переключателя, выход переключателя соединен с входом передатчика, выход которого, является выходом устройства, первый блок памяти, вход которого объединен с первым входом первого триггера, выход первого триггера соединен с вторым входом переключателя, выход первого блока памяти - с вторым входом первого триггера и первым входом первого счетчика, выход которого соединен с первым входом дешифратора, выходы дешифратора - с соответствующими входами блока задержки, выход которого, соединен с первым входом второго т.иггера, выход второго триггера соединен с первым входом второго элемента И, введены третий и четвертый триггеры, третий, четвертый, пятый, шестой и седьмой элементы И, элемент ИЛИ, элемент НЕ, регистры, генератор импульсов второй блок памяти, второй и третий счетчики, пороговый блок и формирователь сигналов, первый выход Формирователя сигналов соединен с первыми входами первого и второго регистров третьего и четвертого элементов И и с вторыми входами первого счетчика и первого элемента И, выход первого элемента И соединен с вторым входом второго регистра, выходи которого соединены с соответствующими входами пятого элемента И, выход которого соединен через третий триггер с первыми входами второго счетчика и элемента ИЛИ, выход элемента ИЛИ соединен с первым входом четвертого триггера, выход которого соединен с входом формирователя сигналов, второй выход формирователя сигналов соединен с вторым входом первого регистра, первый выход которого соединен с первыми входами шестого и седьмого элементов И и вторым входом второго элемента И, вторые ныходы соединены с соответствующими вторыми входами шестого элемента И, выход которого соединен с вторым входом третьего элемента И и через элемент НЕ - с вторым входом седьмого элемента И, выход приемника соединен с третьим входом третьего элемента И, выход которого соединен с входом первого блока памяти и вторым входом элемента ИЛИ, вы" ход генератора импульсов соединен с вторым входом четвертого элемента И, выход которого соединен с входом третьего счетчика, первый выход тре" тьего счетчика соединен с первыми входами второго счетчика и порогового блока; второй выход - с вторым входом второго счетчика, выход которого соединен с вторым входом пороговогоолока 24 памяти начинается в томслучае, если триггер 18 находитсяв состоянии логической единицы, поступающей на вход формирователя 19 сигналов управления, В ответ на этотсигнал формирователь 19 формирует насвоем третьем выходе тактирующий сигнал начала передачи информации из блока 24 памяти с помощью передатчика 3.Передача осуществляется в последова"тельном коде (разряд за разрядом)Если на какой-либо позиции двоичногокода кадра происходит столкновение сдругим кадром, передаваемым другимузлом, то устройство автоматическис помощью элемента И 4 н триггера 8(фиксирующих чужую передачу) устанавливает в ноль триггер 18, тем самымснимая управляющий сигнал с третьеговыхода формирователя, т,е. прекращаяпередачу.Таким образом, в нормальном режиме устройство работает аналогично из"вестному.В режиме стабилизации скоростипередачи устройство работает тольков том случае, если уровень загрузкимоноканала превышает критическое значение скорости передачи. Устройствопостоянно прослушивает моноканал.При появлении сигналов с уровнем логической единицы на входе, а следовательно и на входе приемника 1, свидетельствующего о ведущейся передаче информации в виде последовательностикадров другим узлом сети, эти сигналычерез элемент И 5 поступают в регистрб сдвига, размер его может быть равен шести разрядам. При обнаружениипервых шести единиц подряд (открывающий Флаг чужого кадра) срабатываетэлемент И 7, на его выходе формируется уровень логической единицы, поступающей.на вход триггера 8. В соответствии с этим сигналом триггер 8переключается в состояние единицы,тем самым через элемент ИЛИ 10 переводя триггер 18 в состояние ноль,запрещает передачу информации изблока 24 буферной памяти, После обнаружения устройством закрывающего Флага чужого кадра, поступающий на триггер 8 новый импульс переключаетего в состояние ноль.Импульсы от триггера 8 подсчитываются в счетчике 9 занятости канала. В устройство введен счетчик 26 импульсов, который по,приходу сигнала разрешения от первого выхода формирователя 19 сигналов управления на элемент И 20 начинает подсчитывать импульсы, вырабатываемые генератором25. Счетчик 26 играет роль таймера. Принимая максимальное значение от сбрасываясь выдает сигнал, по кото" рому содержимое счетчика 9 сравнива" ется в пороговом блоке 11 с критическим значением загрузки канала. Когда блока и третьим входом седьмого элемента И, выход порогового блока соединен с вторым входом второго триггера и с четвертым входом седьмого элемента И, выход седьмого элемента И - с вторым входом дешифратора, выход второго элемента И - с вторым входом четвертого, триггера, третий выход формирователя сигналов через второй блок памяти - с входом передатчика, 10На чертеже предст авл ен а функциональная схема устройства для передачи информации по магистралиУстройство содержит приемник 1, переключатель 2 канала, передатчик 15 3, элементы И 4 и 5, регистр 6 сдвига, элемент И 7, триггер 8, счетчик 9 занятости канала, элемент ИЛИ 10 р пороговый блок 11 (анализатор занятости канала), элемент И 12, дешифратор 13, блок 14 задержки, включающий элементы 15 задержки, элемент И 16, регистр 17 сдвига, триггер 18, формирователь 19 сигналов управления элемент И 20, счетчик 21 импульсов, элемент И 22, элемент НЕ 22, блок 24 буферной памяти, генератор 25 импульсов, счетчик 26 импульсов, блок 27 буферной памяти, триггеры 28 и 29.Устройство работает в четырех режимах: инициализации, нормальной работы, стабилизации скорости передачи и защиты от столкновений, Режим инициализации.Формирователь 19 сигналов управления по первому выходу выдает уп равляющий сигнал, переводящий все устройство в начальное состояние. Обнуляется регистр б сдвига, принимающий все сигналы иэ приемника 1, обнуляется регистр 17 сдвига, содер жащий информацию о количестве гото вых в узле кадров к передаче и обнуляется счетчик 26 импульсов, играющий в устройстве роль таймера, и одновременно разрешается работа счетчику 26 импульсов, который своим первым выходом приводит счетчик 9 в исходное состояние. Приход управляющего сигнала на первый вход .элемента И 4 (анализатора столкновений) и на вход элемента И 5 разрешает начать работу всего устройства в соответствующем режиме.В режиме нормальной работы устройство работает только в том случае, если уровень загрузки моноканала не 55 превышает критического значения и блок 24 буферной памяти неполный,Формирователь 19 сигналов управления по второму выходу выдает управляющий сигнал на вход регистра 17 в Щ том случае, если в блок 24 памяти поступает информация в упакованном .виде (в кадре), стандартного формата в соответствии с протоколами управления каналами передачи данных, Передача из 651 канал перегружен, пороговый блок 11-1выдает сигнал высокого уровня, поступающий на вход элемента И 12 и на входустановки в ноль триггера 29, инверсный выход которого через элементИ 16 не разрешает сбросить триггер18, На вход элемента И 12 также поступают сигналы от регистра 17 о том,что блок 24 буферной памяти не пере"полнен.В случае, когда эти сигналы имеют ся, то йо приходу первого импульса отгенератора 25, счетчик 26 выдает сигнал,по которому содержимое счетчика9 занятости канала сбрасывается поразрядно через второй вход элемента 15И 12 и в дешифратор 13. В соответствии с содержимым счетчика 21 дешифратор 13 выбирает тот или иной путьв цепи элементов 15 задержки сигнала.После соответствующей задержки сигнал 20высокого уровня поступает на входустановки в единицу триггера 29,переводя его инверсный выход в единицу.тем садним сбрасывая триггер 18.Сброс триггера 18 разрешает передачУиз блока 24 буферной памяти.Таким образом, предлагаемое устройство задерживает передачу своей информации в зависимости от уровня занятости канала, тем самым выравниваязагрузку моноканала и снижая количество столкновений в сети,В режим защиты от столкновений устройство переходит только в том случае, если его блок 24 буферной памяти полный, т.е. регистр 17 по всех 35разрядах имеет единицы, Тогда с выхода элемента И 22 сигнал высокогоуровня поступает на вход элемента И4 и через элемент НЕ 23 блокируетэлемент И 12. Перед каждой передачей устройство прослушивает моноканал с помощью элемента И 4 (анализатора столкновения) . При появлении хо"тя бы одного сигнала с уровнем логической единицы на входе, а следовательно и на выходе приемника 1,свидетельствующего о ведущейся передаче в виде последовательности кадров другим узлом сети, этот сигналпоступает на вход элемента И 4, Надругой вход элемент И 4 поступаетсигнал логической единицы (разрешениена передачу) от первого выхода формирователя 19 сигналов управления, При совпадении этих событий происхрдит столкновение в моноканале двух кадров информации; и элемента И 4 пе-, реключается в положение логической единицы, устанавливая триггер 28 в положение ноль, Триггер 28 своимвыходным сигналом воздействует на управляющий вход переключателя 2 и разъединяет моноканал, препятствуя дальнейшему распространению сигналов, передаваемых другим узлом.Одновременно первым сигналом чужого флага кадра запускается блок 27 буферной памяти, который запоминает копию переданного другим узлом кадра сообщения и переключается в состояние ноль через элемент ИЛИ 10, выход триггера 18, блокирующего своим выходом через форьйрователь 19 передачу информации в магистраль, Совокупность сигналов, переданных другим узлом, записывается в блок 27 памяти. В дальнейшем копия из блока 27 можетбыть переписана в блок 24 памятидля последующей передачи . когда чужоесообщение полностью принято, выходной сигнал завершающего флага (например комбинация 01111110) осуществляетсброс триггера 28, т.е. снова соединяет моноканал . Одновременно выходной сигнал последнего разряда блока27 памяти формирует сигнал разрешения передачи, который попадает в счетчик 21, фиксирующий число столкновений. В соответствии с содержимымсчетчика 21 дешифратор 13 выбираеттот или иной путь в цепи элементов 15задержки, Число элементов 15 задержкиопределяет число вариантов задержкипри повторной попытке передачи в моноканал. Поэтому сигнал разрешения начала передачи от блока 27 памяти приходит с задержкой на вход триггера29, устанавливая его инверсный выходв единицу, сбрасывающую триггер 18в исходное состояние, тем саум раз решая передачу информации из блока 24 памяти,Таким образом, предлагаемое устройство блокирует передатчик только на время столкновения плюс время задержки, каки известное устройство,но в отличие от известного лишь в случае полностью заполненного блока 24 памяти,109782 Составитель М,Никуленковактор Н.Бобкова Техред С,Мигунова Корректор В.Бут дписноеСР д, 4/5 Филиал ППППатентф, г Ужгород, ул. Проектная Заказ 6088/3 ВНИИ ПИ по д 113035