Вычислительное устройство для поворота вектора

, С 06 Г 1/544 Е ИЗОБРЕТЕНИЯУ СВИЙТВВСТВУ ОПИСАНИК АВТОРСКОМ гч 0 1 ,д ФСУДАРСТ 8 ЕННЫЙ НОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦТИЙ(56) 1. Авторское свидетельство СССР В 706846, кл. С 06 Р 7/38, 1978.2. Авторское свидетельство СССР У 826344, кл. С 06 Р /548, 1981.3 Авторское свидетельство СССР В 813421, кл, С 06 Р 7/548, 1981 (прототип).(54)(57) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ДЛЯ ПОВОРОТА ВЕКТОРА, содержащеепоследовательно соединенных итерационных блоков, где о - число шагов итераций, каждый из которых, начиная с первого по ь/2-й, содержит сумматор-вычитатель, первые информационные входы которых соединены с входом первой координаты вектора устройства, второй вход координаты вектора устройства соединен с вторым информационным входом сумматоравычитателя первого итерационного блока, выход каждого сумматора-вычитателя 1-го итерационного блока (1=1 ь/2-1)соединен с вторым информационным входом сумматора-вы" читателя (1+1) -го итерационного блока со сдвигом на один разряд вправо, причем каждый -й итерационный блок(где 1 =л/2+1, п/2 +2,о) содержит первый и второй сумматорывычитатели, первый информационный вход первого сумматора-вычитателя (и,/2+11-го итерационного блока соединен с выходом сумматора-вычитателя /2-го итерационного блока со 80109742сдвигом на один разряд вправо и первым информационным входом второ.го сумматора-вычитателя со сдвигом на(п)разряда вправо, второй информационный вход второго сумматоравычитателя соединен с первым входом устройства и вторым информационным входом первого сумматора-вычитателя, первйе информационные входы соответствейно первого и второго сумматороввычитателей последующего итерацион" ного блока соединены с выходом второго сумматора-вычитателя предыдущего итерационного блока со сдвигом соответственно на(л)и на один разряд вправо, вторые информационные входыпервого и второго сумматоров-вычитателей последующего итерационного блока соединены с выходом первого сумматора-вычитателя предыдущего итерационного блока, выходы первого и второго сумматоров-вычитателей последующего итерационного блока ффффф соединены соответственно с первым ф и вторым выходами результата устрой-" 1) ства, о т л и ч а ю щ е е с я тЕм, , 1 что, с целью сокращения затрат обору- м ) дования и повышения точности вычис- ф лений, оно содержит блок постоянной памяти, причем вход блока постоянной памяти соединен с входом угла поворота устройства, выходы блока постоянной памяти с первого по в/2-й соедивены с знаковыми входами сумматороввычитателей соответствующих итера- юфционных блоков, выходы блока постоянной памяти с и/2+1).-го по и -й соединены с знаковыми входами первого и второго сумматоров-вычитателей соответствующих итерационных блоков.1 1109742Изобретение относится к вычисли" .тельной технике и предназначено для построения на его основе специали-. н эированных вычислителей. зИзвестно вычислительное устройство 1, выполняющее операции поворо 5 та вектора на плоскости Х= К(,Х сов Ч+Уз)п Ч); Уф= К(1 сазЧ-Х з 1 п Ч),ерО г"; сц.61 п . =810 Ч,+ ю.Х ,У - координаты вектора, повнутого на угол;К - коэффициент удлинения коор-.динат.Недостатками этого устройства являются низкие быстродействие и точность вычисления.Известно арифметическое устройст-,го во 2 , содержащее два регистра, два сумматора-вычислителя, два коммутатора, дешифратор. Вычисление выражения (1)в данном устройстве вы 25 полняется по модифицированному алго-., ритму Волдера, а время .вычисления, равно Э где 1 - время оложения или вычитасвния;14 - задержка в коммутаторе;1 ш. - время считывания константыиз дешифратора.Недостатки данного устройства- низкие быстродействие и точность вычисления.Наиболее близким к предлагаемому по технической сущиости является вычислительное устройство для пово- " рота вектора 31, реализующее алгоритм Волдера и содержащее Ь после довательно соединенных итерационных блоков, каждый из которых содержит, три сумматора-вычнтателя и коммута тор. Операция (1 )в известном устройстве выполняется по алгоритму Волдерач=т,.-,хг ;Х =)( + ./,250М-";2 1 . 2 3Для вычисления выражения (1)по алгоритму(2 )в известном устройстве еобходимо затратить время Т = М2 СЬ атраты оборудования составляютФ т где Ю з- затраты на р-разрядныйсумматор-вычитатель,Ф,- затраты на коммутатор.Среднеквадратическая общая погрешность вычисления по алгоритму( 2) равна что при п 32 составляет четыре единицы младшего разряда.Недостатками известного устройства являются большие затраты оборудова" ния и низкая точность вычисле":и.Цель изобретения - сокращение затрат оборудования и повышение . точности вычисления. Поставленная цель достигается тем, что в вычислительное устройство для поворота вектора, содержащее и последовательно соединенных итерационных блоков, где п - число шагов итераций, каждый иэ которых, начиная с первого по и/2-й, содержит сумматор-вычитатель, первые информационные входы которых соедиФ.невы с входом первой координаты вектора устройства, второй вход координаты вектора устройства соединен с вторым информационныя входом сумматора-вычитателя первого итерационного блока, выход каждого сумматора-вычитателя 1 -го итерационного блока (з =1 и /2-1) соединен с вторым информационным входом сумма. тора-вычитателя 1+1)-го, итерационного блока со сдвигом на один разряд вправо, причем каждый -й итерационный блок(где )=о/2+1, Л/2+2ь) содержит первый и второй сумматорывычитатели, первый информационный вход первого сумматора-вычитателя 1,п/2+1 )"го, итерационного блока соеди- . нен с выходом сумматора-вычитателяи/2-го итерационного блока со сдвигом на один разряд вправо и первыминформационным входом второго сумматора-вычитателя со сдвигом на (и -2) разряда вправо, второй информационный вход второго сумматора-вычитателя соединен с первым входом устройства и вторым информационным3 1 1097входом первогосумматора- вычитателя,первые информационные входы соответственно первого и второго сумматоров-вычитателей последующего итерационного блока соединены с выходомвторого сумматора-вычитателя предыдущего итерационного блока со сдвигомсоответственно надь)и на одинразряд вправо, вторые информационныевходы первого и второго сумматороввычитателей последующего итерацион-ного блока соединены с выходом первого сумматора-вычитателя предыдущего итерационного блока, выходы первого .и второго сумматоров-вычитате 15лей последующего итерационного блокасоединены соответственно с первыми.вторым выходами результата устройства, дополнительно введен блокпостоянной памяти, причем вход блока постоянной памяти соединен с входомугла поворота устройства, выходыблока постоянной памяти с первогопо и/2-й соединены с знаковыми входами сумматоров-вычитателей соответ 25ствующих итерационных блоков, выходыблока постоянной памяти с(ь /2 + 1) -гопо ь-й соединены с знаковыми входамипервого й второго сумматоров-вычитателей соответствующих итерационныхблоков,На чертеже представлена схемавычислительного устройства для поворота вектора,Устройство содержит и /2 последовательно соединенных итерационных 35блоков 1, каждый из которых содержитсумматор-вычитатель 2, и/2 итерационных блоков 3, каждый иэ которыхсодержит первый и второй сумматорывычитатели 4 и 5, блок 6 постоянной 40памяти, входы 7 - 9 и выходы 10 и11.Вычисление выражениями,1 )в устройстве. осуществляется по алгоритму,Меджита 45у,=г "ч,. .,х,.,Отличие алгоритма 3)от алгоритма 50 (2)состоит в том, что значения Р.11 считываются из блока постояннойпамяти, а не вычисляются. Обычно при выполнении операции поворота вектора значения углов поворота наперед 55 известно при выполнении, поэтому они предварительно записываются в блок постоянной памяти в арктангенс-,42 1ной системе счисления. В блоке постоянной памяти углы поворота записаны. В Видеии 70,Устройство работает следующим образом.Координата исходного вектора Х по входу 7 поступает на первые входы сумматоров-вычитателей 2 всех итерационных блоков 1 и на вторые входы сумматоров-вычитателей 4 и 5 . первого итерационного блока 3, а координата у по входу 8 поступает на второй вход сумматора-вычитателя 2 первого итерационного блока 11. В каждом итерационном блоке устройства выполняется одна итерация алгоритма 13)и результаты поступают в следую% щий итерационный блок, где над ними выполняется следующая итерация.Так как в первом уравнении алгоритма(3) в первых о/2 итерациях значение второго слагаемого равио нулю(иэ-за выхода за пределы разрядной сетки при сдвиге), это дозволяет не включать в итерационные блоки 1 сумматора-вычитателя для выполнения данного уравнения. Сдвиги на 2(п - 1 -1)и на один разряд вправо осуществляются путем жесткости соединения выходов разрядов сумматороввычитателей предыдущего итерационного блока с входами разрядов сумматоров-вычитателей последующего блока со сдвигом на данное число разрядов. Управление работой сумматоров-вычитателей осуществляется от соответствующих разрядов углов поворота, считываемых из блока 6 постоянной памяти по адресу, поступающему по входу 9, Наличие сигнала "О" на выходе разряда блока постоянной памяти 51 о Ч=-1)обеспечивает настройку сумматоров-вычитателей 2 и 5 на выполнение операции вычитания, а сумматоров-вычитателей 4 - на выполнение операции сложения. Наличие сигнала "1" на выходе разряда блока постоянной памяти51 а Ч 1 = +1)обеспечйвает противоположную настройку.Количество блоков устройства я равно числу требуемых шагов итераци"% онного процесса 3 ). Координаты Х и Уф,итогового вектора с выходов 1 О и 11 ь /2-го блока 3 выводятся на информационные выходы устройства.Общее время вычисления в предлагаемом устройстве равно1 О где Саы - время. считывания углаповорота из блока постоянной памяти.Затраты оборудования составляютфф"фсьфпзгде%:-. затраты иа блок постояннойпамяти.Общая погрешность вычисления впредлагаемом устройстве составляет т.е. она не зависит от разрядности аргумента и равна приблизительно единице младшего разряда.Таким образом, при той же скорости вычисления предлагаемое устройство превосходит известное по затратам оборудования в Ф 2 пР с 8 км) .гр ы 4 +Э Щ 1 Юсь р 633 по точности вычисления в при п =32 преимущество в.4,16 разВ предлагаемом .устройстве полностью отсутствуют элементы синхронизации, что исключает необходимость разработки устройства управления.Однородность и регулярность структуры предлагаемого устройства позволяет изготавливать его в виде большой интегральной схемы.Эффективность изобретения заключается в сокращении затрат оборудования и повышений точности вычисления устройства для выполнения операции поворота вектора, причем за счет повышения .точности вычисления обеспечивается дополнительное сокращение затрат оборудования, так как, нет необходимости увеличивать разрядность операционных элементов с целью повышения точности.