Симметричный делитель частоты импульсов

СОЮЗ СОВЕТСКИХсйи лспюесцижРЕСПУБЛИК це ць 3(59 Н 03 К 23/04 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54)(57) СЗЯИЕТРИЧНЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ ИМПУЛЬСОВ по авт,св Ь 913601,о т л и ч а ю щ и и.с я тем, что,с целью увеличения точности симметрированпя выходных сигналов делителя при нечетных коэФФициентах деленияи повышения надежности в работе, внего введены элемент И-НЕ и второйтриггер, выход которого соединен свходом .Управления регистра "Сдвигвправо" и выходной шинои, Й "входподключен к выходу элемента И, а Ввход - к выходу второго элементаЗАПРЕТ, второй управляющий вход которого соединен с выходом элементаИ-НЕ, первый вход которого соединенс выходом младшего разряда регистра,а второй - с входной шиной,Изобретение относится к импульсной технике и может быть использовано в измерительной аппаратуре, а также в устройствах автоматики и телемеханики.По основному авт.св. Р 913601 известен делитель импульсов, содержаций п -разрядный счетчик с входом установки в нуль, счетный.вход которого соединен с входной шиной, дешиФратор, первая группа входов которого соединена с выхода" ми счетчика, сдвигающий регистр с входами управления соединен с вы 15 ходами счетчика, сдвигающий регистр с входами управления "Сдвиг вправо" и "Сдвиг влево",входы которого соединены с шипамн кода управления, а выходы подключены к второй группе26 входов дешифратора, первый и второй элементы И, первый и второй элементы ЗАПРЕТ, триггер, элемент задержки и элемент ИЛИ, один вход которого соединен с выходом второго элемента И, один вход которого соединен.с выходом Формирователя, а другой " с входом управления регистра фСдвиг вправо", с выходом триггера и с входом элемента задержки, выход которого соединен с одним входом первого элемента И. и запрецаюцим входом второго элемента ЗАПРЕТ, управляющий вход которого соединен с выходом дешифратора и одшловходом первого элемента И, а выходс входом установки триггера в единичное состояние, вход установки в нулевое состояние которого соедпын с входом управления регистра "Сдвиг влево", входом установки на нуль счетчика имйульсов и выходом первого элемента ЗАНРЕТ, запрещающий вход которого соединен с входной шиной, а управляющий - с выходом первого элемента И н другк 4 входом элемента 1 ЛИ, выход которого соединен с выходной шиной И.При работе такого делителя на выходе триггера с раздельными входами возникают импульсы симметричной Формы, однако точность симметрирования импульсов оказывается недостаточной, , если коэффициент деления является нечетным числом, Кроме того, в таком делителе импульсов возможно появлениеошибок деления, так как при приведе-. нии делителя в исходное состояние перед очередным циклом деления на входы управления регистра "Сдвиг вправо"и "Сдвиг влево" в течение некоторогопромежутка времени одновременно поступают сигналы единичного уровня,что может привести к искажению информации, записанной в регистре,Цель изобретения - увеличение точности и надежности работы делителяимпульсов.Поставленная цель достигается тем,что в делитель импульсов, содержащий и -разрядный счетчик с входомустановки в нуль, счетный вход которого соединен с входной шиной, дешифратор, первая группа входов которого соединена с выходами счетчика,сдвигающий регистр с входами управления "Сдвиг вправо" и "Сдвиг влево",входы которого соединены с шинамикода управления, а выходы подключенык второй группе входов дешифратора,первый и второй элементы ЗАПРЕТ, элемент И, элемент задеряжи и первыйтриггер, выход которого соединен свходом элемента задержки, Й -входсоединен с входом управления регистра "Сдвиг влево", входо 1 установкисчетчика в нуль и выходом первогоэлемента ЗАПРЕТ, запрещаккрй входкоторого соединен с входной шивой,а управляюций - с выходом элемента И,один вход которого соединен с выходом элемента задержки и запрещающимвходом второго элемента, ЗАПРЕТ, выход которого соединен с 5 -входомпервого триггера, а первый управляющий вход - с выходом дешифратора ивторым входом элемента И, введеныэлемент И-НЕ и второй триггер, выход которого соединен с входом управ"ления регистра "Сдвиг вправо" и выходной шиной, Й -вход подключен квыходу элемента И, а 5 -вход к выходу второго элемента ЗАПРЕТ, второйуправляющий вход которого соединенс выходом элемента И-НЕ, первый. входкоторого соединен с выходом младшегоразряда регистра, а второй - с входной шиной.На Фиг.1 представлена схема симметричного делителя частоты импульсов;,на Фиг.2 и Э импульсные диаграммы работы устройства при четном (К=6 ) и нечетном (К 7) коэФфициенттах деления.устройство содержит 1 -разрядный счетчик 1 импульсов, счетный вход которого соединен с входной30897шиной 2, а выходные шины - с входнымиразрядньин шинами дешифратора 3,являющегося, по-существу, компара: тором кодов, сдвигающий регистр 4с входами управления "Сдвиг вправо" 5и "Сдвиг влево 6, выходные шины ко 11 5торого, за исключением шины младшегоразряда, соединены с:входными шинами управления дешифратора 3, авходные кодовые шины - с шинами 7кода управления, элемент 3 Ы-НЕ, элемент 9 ЗА 1 РЕТ, элемент 10 И, триггеры 11 и 2, элемент 13 задержки,элемент 14 ЗАПРЕТ н выходную шину 15.Симметричный делитель частоты5импульсов содержит о -разрядный счет"чик 1 с входом установки в нуль,счетный вход которого соединен свходной шиной 2, дешифратор 3, первая группа входов которого соедине 20на с выходами счетчика, сдвигающийрегистр 4 с входами 5 и 6 управле-.ния "Сдвиг вправо" и "Сдвиг влево",входы которого соединены с шинами 7кода управления, а выходы подклю 75цены к второй группе входов дешифратора, первый и второй элементы ЗАПРЕТ, элемент И, элемент задержки и первый триггер, выход которогосоединен со входом элемента 13 задержки, Я -вход соединен с входом30управления регистра "Сдвиг вправо",входом установки счетчика в нуль ивыходом элемента 14 ЗАПРЕТ, запрещающий вход которого соединен с вход"пой шиной, а управляющий - с выходом элемента задержки и входом второго элемента ЗЛПРЕТ, выход которого соединен с 3 -входом первоготриггера, а первый управляющий вход "с выходом дешифратора 3 и вторымвходом элемента 10 И, элемент 8 И-НЕи второй триггер 2, выход которогосоединен с входом 5 управления регистра "Сдвиг вправо" и выходной шиной 15, 9 -вход подключен к выходу 45элемента 10 И, а В -вход - к выходу элемента ЗАПРЕТ, второй управлякиций вход которого соединен с выходом элемента 8 И-НЕ,первый входкоторого соединен с выходом младшего разряда регистра 4, а второй -с выходной шиной 15,Максимальное значение коэффициента деления делителя определяется,емкостью счетчика 1 и сдвигающего 5регистра 4, причем регистр должениметь на одну ячейку памяти больше,чем количество разрядов счетчика 1. 63 4Входные кодовые шины регистра 4 подключаются к входам ячеек памяти с первой по п-ую, а выходные кодовые шины соединены с выходами ячеек памяти с первой по (о+11-ую, причем выходная кодовая шина первой ячейки памяти (выход младшего разряда) подключена к одному входу элемента 8 И-НЕ,а остальные - к второй группе входов дешифратора 3.Устройство работает следующим образом.ФВ исходном положении, которое устанавливается передкаждым циклом деления на заданный коэффициент, счетчик 1 и триггеры 11 и 12 установлены в нулевое состояние. На запрещающий вход элемента 9 ЗАПРЕТ и на один вход элемента 10 И поступают сигналы нулевого уровня, В результате этого элемент 9 ЗАПРЕТ оказывается подготовленным к приему сигналов поступающих на его управляющие входы, а элемент О И закрыт.Код управления коэффициентом деления К записан в ячейке памяти с первого но п -уи, в результате чегона входные разрядные шины управлениядешифратора 3 поступает код управ-.ления, сдвинутый на один разряд вле,во (в сторону младших разрядов), т.е,код числа 0,5 К при четном н К и 0,5(К-) - при нечетном К.При четном коэффициенте деленияв младшем разряде регистра 4 записан нуль. Сигнал нулевого уровня свыхода этого разрядапоступает наодин вход элемента 8 Р-НЕ, в результате чего на выходе этого элементапри делении на четный коэффициентпостоянно присутствует сигнал единич;ного уровня. Этот сигнал поступаетна один управляющий вход элемента 9ЗАПРЕТ,Прн делении на четный коэффициентустройство работает следующим образом (К=6) для обозначения сигналов,возникающих на выходах отдельныхэлементов и узлов делителя при егоработе, использованы буквы 0 , цифровые индексы которых (1) соответ,ствуют номерам этих элементов и узлов, прпведенных на схеме делителя( рис. Ц,С приходом 0,5 К-ого входногоимпульса на выходе дешифратора 3появляется сигнал едйничного уровня,который через элемент ЗЛПРЕТ поступа"ет на единичные входы триггеров 11таяние оСИЕ Пап ЕДИН,т ПОа ;ЗОВ",яВЫ Ода триггера 12 поступает на выхацнуО шину 15 и на Бхатт 5 управлснил т;.Сдвиг вправот регистр 4, Происка=дит сдвиг када зал 1 аннага в регнст"ре, из ячеек памяти с пер:зой поую в ячейки со второй па (и+1)-уо тв результате чего на входные ш 11 ы ,;3управления детшЬратара 3 поступаетполныи код управления и с:п"нал наего выходе становится равным еулоСигнал едицичпага уровня с выхода триггера 1; поступает черезэлемент 13 задержки на запрещаощеп"1вход элемента 9 ЗАТГЕТ и па адинвхоД элемена 10 т)З.с;,1 цтРЕТ при этом запираетсяа влет;е 31;10 И - Открывается.Задержка певек 1 ттепи 1 саста;:;элемептаг 9 ЗА",РЕТ и 10 Н ота 1:;3.;вНО МОМЕПта ПЕРЕХЕтЧЕНтЯ ТРИГЕРанеобходима для тогачтобы исклюЧцтЬ ПРЕждЕВРЕМЕПЦОЕ 1 ОСТтПтЕ 111 Е 1 Г-,т:,нала с выхода Деш 1 тратара 3 етезэлемент 10 Н 1 а вхац "-та,а ;,т т 111"гера 12 в нугеза-.-т -тт 11-"-" ттпараметры эле 1 ента задеБь";1выбиРаютсЯ такты тбРаза", ,"- тобывремя задержки тбтьгт нк.:тька ба;.ь -ШИМ ЧЕМ ДЛИТЕПЬта".Г.-.:т:.3 ЕХОДЕЬг.процессовв пассна ате;.;-.1;а сра -батыва 1011 х рег 1 стас 4 . д,т 11;тратаре 3и элементе 10 т 1,С ПХадьт К " 11 тЕП 11.1 Ет;.П, ,"са на выходе Дт.1:тт,1 - ,;: па 3 та, НЕт-, " ТарЫ 11 ЧЕра "Э Гт. ",":." т "., ЛОС .",та.-.3 гер 12 перха тг;.; 1,1.1;.:е т та,.е. в резу;ьтате .-.са а;анц.-ае" . Нь,хаднай 1 ттуттьс тт тт., е;-" ч стт"1 а,входа. 5 ут 1 рав.те:.:и.:тат- Ера 4,В еамент ахатнатип Ка входногоимпульса па зь,";:адтэлемента " ЗА 1:"РЕТ появляется:;-:.;,гта.11 еп.тцг тогаУРОВНЯ Отавт 1 ттаа , ттнаЕТ Н 3 ХОЦ 3т" ттуправленияСдвг ,1 е 13 а пе 1-тс т оаНа вха ус татОнСи, тту .;", тт"гри на нулевой т 3 хан ;Отге;а 1 1 . ПттИСХОДИТ СД;И 1 С 01 С:ттйапт 3 Р 3 ГтсРаНа ОПИЕ а э 3 т- Е- , , -триггер 11 уст;:.:.3.тт 3 а:.ттся в нуг:".вое состояние,На з 1 а 1 Зэха 13 тт. т Ся 1 ттхл рса."ТЫ ДЕЛИТЕЛЯ ПРИ,тЕЕ:И 1 На ЧЕТ,.П,.1КозффитИЕНТ,ри Нече т 110 м к Оэффицие н те деления3 младшем разряде регистра 4 записан:, .Д.:ница. Сигнал единичного уровняс вьхода этого разряда поступает наадин вход элемента 8 Н-НЕ. На другойвход этого элемента поступают входные импульсы, поэтому сигнал единичного уровня на выходе элемента8 И-НЕ будет появляться только в паузах между входными импульсами,При делении на нечетный коэффициент устройство работает следующимобразом ( фиг. 3, К=7)С приходам 0,5 1 К)=го входногоимпульса на выходе дешифратора 3 появляется сггнал единичного уровня, которЬ 11 ПОСтулаЕт На улраВЛяЮщИЙ ВХОДэлемента 9 ЗАПРЕТ. Злемент 9 ЗАПРЕТоткрывается после окончания 0,5.1-) -га входного Еяпульса и пропускает в этот момент сигнал с выхода дешфратара 3 на-входы триггеров 11 и 12,Триггер 12 переходит в единичноесостояние, в результате чего на шине 15 появляется выходной импульс итРОИСХОДПт СДВИГ СОДЕРЖИМОГО РЕГИСТра 4 на ади 11 разряд вправо, В младшем разряде регистра при этом оказывается записанным пуль а на вход.,;";. ра.зряцные шипы управления детш;таратара 3 поступает полный кодуправления, При этом на выходе элемента 8 Н-НЕ появляется сигнал еди.;:и;нога уровня, и сигнал на выходе ,сеБифратара 3 станавитсЯ равньм ттЛЕ .Гасле перехода триггера 11 в еди.нчпае состояние через времяна выходе элемента 3 задержки появляется сигнал еди 11 ичного уровня, которым ;крьшается элемент 9 ЗАПРЕТ и открылается элемент .0 Н,С приходом К-го входного импульса па 13 ихаде дешифратора 2 появляется тгнаЛ ЕД 1;НИЧНОГО тРОВНЯ тКО ТОРЬП 1 через элемент 10 И поступает на Р - Зхад трег 1 ера 12 и на управляющий :.Хад элемента 14 ЗАПРЕТ, Триггер 12 ;рехадит в нулевое состояние, в результате чего заканчивается выходкой импульс и счичается сигнал с н;.ада 5 у 1 равления регистра 4.Вмомент окончания К-го входного импульса на выходе элемента 14 ЗАПР Т появляется сигнал единичного .;: в Овня, па которому происходит уста- павка счетчика 1 в нулевое состоя ПЕ, СДВИГ СОДЕРЖИМОГО РЕГИСтРа На10397 И один разряд влево и установка триггера 11 в нульНа этом заканчивается цикл работы делителя при делении на нечетный коэффициент. 5 КИПИ Заказ 2953/5Г Тираж 862 Подписноеужгород, ул.Проектная,4 фнпнап ПОП Патент Таким образомвведение в делительчастоты элемента ИЕ и второго тригГера позволяет увеличить тОчнОстьсиммстрирования выходных сигналовделителя при нечетных коэффициентахделения, увеличить надежность егоработы, что в конечном свете позволяет увеличить точность работы агпаратуры, в которой применяются подобные делители частоты,