Устройство для обнаружения ошибок в регистре сдвига

О П Фй А"Й-И Е Союз Советских Социалистических Республик(61) Дополнительное к авт. свид-ву(22) Заявлено 04,11,74 (21) 2072534/24 1) М, 1(л,е б 06 Я 11/ рисоединением осударственнын комитетСовета Министров СССРпо делам изобретенийи открытий,02.7 72) Авторы изобретени А. Беляев, Р. И, Виноградов и С. И. Матвее 1) Заявите БНАРУЖЕНИЯ ОШИБОК В РЕГИСТРЕ СДВИ УСТРО ИСТВО Предлагаемое устройство относится кобласти дискретной техники, в частности кстройствам контроля,Известны устройства для обнаруженияшибок в регистрах сдвига, построенныеа элементах дискретного и аналоговогодействия и используемые в вычислительнойтехнике 1 .Недостаток этих устройств заключается в его Целью изобретения я я повышениеэффективности контроля,Поставленная цель достигается тем, чтв предложенное устройство введены блокопределения четности, второй сумматор помодулю два, триггер и формирователь сигнала ошибок, Разрядные выходы регистра сдвга соединены со входами блока определениячетности, выход которого соединен с первы10 входом второго сумматора по модулю два,Выход первого сумматора по модулю двасоединен со счетным входом триггера, выход которого соединен со вторым входомсумматора по модулю два, Выход второго15 сумматора по модулю два соединен с первым входом элемента запрета, второй входкоторого соединен с шиной тактовых импулсов, выход элемента запрета соединен сформирователем сигнала ошибки, выход ко 20 торого является выходом усгройства,о в том, что ончисло разрядовновременное ибок четкой кра контролируют ограниченное и не могут обнаружить одявление радиополярных ошитносгиизким техническим решением ретению является устройство ит элемент запрета и первый Наиболееданному и оторое уммат ыи вход котоого разрядас выходомдвига 121ожет контро, Кроме тогь одновреых ошибок четдулю о вхо два, перв дом перв ой вход рого сое регистра, вг яда гисгра с ойство м разрядов обнаружи последнег ра гак е бо Однако ировать нНа чертежесхема предлаг В качествевзят обычный представлена структурмого устройства.онгролируемого регисмпульсно-потенциальнь поз о, оно не енное поя вление разнополя нои к тн ре534764 Тираж 864 Подписное Филиал ППП "Патент",. г, Ужгород, ул. Проектная, 4 гистр 1 на статических триггерах 2 и элементах И 3.Устройство содержит сумматоры по модулю два 4 и 5, элемент запрета 6, формирователь сигнала ошибки 7, блок определения четности 8 и триггер 9,Перед началом работы все триггеры 2и сумматоры по модулю два устанавливаются в нулевое состояние,С помощью триггера 9 и подключенного щк его входу сумматора 4 производитсяконтроль четности вводимой и выводимойинформации в регистре 1. При нечетнойкодограмме на выходе триггера 9 появляется постоянный потенциал, который пода- Иется на второй вход сумматора 5.На выходе блока определения четности8, подключенного к единичным статическимвыходам триггеров 2, появляются сигналыв виде постоянных потенциалов высокого и рОнизкого уровня и импульсы, вызванные переходными процессами в триггерах, Сигналошибки формируется в следующих случаях:когда сигналы на выходе блока определения четности 8 и на выходе триггеры 9 25имеют разные значения, и при возникновении четных ошибок, в том числе и разнополярных. В последнем случае сигнал ошибки представляет собой положительный импульс, появляющийся на выходе сумматора 5, Амплитуда импульсов равна не менеечем половпне перепада выходных сигналовтриггера, а минимальная длительность импульсов - времени перехода триггера изодного устойчивого состояния в другое, 35Для исключения влияния переходных процессов на работу устройства в режиме сдвига информации, в него введен элемент запрета 6, который запирается тактовым импульсом в момент сдвига информации в ре Огистре 1. Формирователь сигнала ошибки 7реагирует как на импульсы, так и на высокий потенциал на входе,1 Гг ИИПИ Заказ 55 2/251 Предлагаемое устройство позволяет обнаружить любые ошибки в регистрах с неограниченным числом разрядов, причем чеч ные ошибки обнаруживаются только врежиме хранения информации,Формула изобретения Устройство для обнаружения ошибок в регистре сдвига, содержащее элемент запрета и первый сумматор по модулю два, первый вход которого соединен со входом первого разряда регистра сдвига, второй вход - с выходом последнего разряда ре гистрасдвига,отличающееся тем, что, с целью повышения эффективности контроля, в устройство введены блок определения четности, второй сумматор по модулю два, триггер и формирователь сигнала ошибки; причем разрядные выходы регистра сдвига соединены со входами блока определения четности, выход которого соединен с первым входом второго сумматора по модулю два; выход первого сумматора по модулю два соединен со счетным входом триггера, выход которого соединен со вторым входом второго сумматора по модулю два; выход второго сумматора по модулю два соединен с первым входом элемента запрета, второй вход которого соединен с шиной тактовых импульсов; выход элемента запрета соединен с формирователем сигнала ошибки, выход которого является выходом устройства. Источники информации, принятые во внимание при экспертизе:1, Патент Франции2105047 М.кл.йО 11 С 19/00, 1972 г,2. Авторское свидетельство СССР399862 М,кл. С. 06 У 11/02,1971 г.