Устройство для сопряжения двух цвм с общей памятью

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19) 6 Г 13/О ОПИСАНИЕ ИЗОБРЕТЕНИЯ Н АВТОРСН ВИДЕТЕЛЬСТВУ ентыэлетойржки ИЛИ 37,триг- рой бесразнт 1 щй Мв ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Авторское свидетельство СССР У 1203531, кл. О 06 У 13/00, 1986.Авторское свидетельство СССР Р 1156080, кл. С 06 Р 13/00, 1985, (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ДВУХ ЦВМ С ОБЩЕЙ ПАМЯТЬЮ(57) Изобретение относится к вычислительной технике и может быть иснользовано в многомашинных вычислительных системах, работающих в реальном масштабе времени, Целью изобретения является повьппение быстродейст" вия устройства за счет разделения одновременного доступа обеих ЦВМ к общей памяти, Устройство содержит первцй, второй блоки элементов И 12,первый, второй блоки элементов ИЛИ7, третий, четвертый блоки элеменИ 8, 9, первый, второй счетчики 111, пятый, шестой блоки элементовИ 12, 13, первый, второй регистрь15, седьмой, восьмой блоки элеменИ 16, 17, первый, второй элементыИЛИ 20, 1, первый-четвертый элемИ 22-25, первый триггер 30, пятыймент И З 1, второй триггер 3 З,шесэлемент И З 5, первый элемент заде36, третий, четвертый элементы38, седьмой элемент И 39, третийгер 41, восьмой элемент И 43, втоэлемент задержки 44, пятый, шестоэлементы ИЛИ 45, 46. Устройство опечквает равноприоритетное обращедвух ЦВМ к общим ресурсам памяти,решая такое обращение в любой момвремени. 1 ил.Изобретение относится к вычисли-:тельной технике и может быть использовано в многомашинных вычислительныхсистемах, работающих в реальном масштабе времени.Цель изобретения - повышение быстродействия устройства за счет разрешения одновременного доступа обеихЦВМ к общей памяти. 10На чертеже представлена блок-схема устройства,Устройство содержит первый 1 ивторой 2 блоки элементов И, входы 3и 4 устройства для подключения информационных выходов первой, второй ЦВИ,первый блок 5 элементов ИЛИ, На чертеже изображена общая память 6. Кроме того, устройство содержит второйблок 7 элементов ИЛИ, третий 8 и 20четвертый 9 блоки элементов И, первый10 и второй 11 счетчики, пятый 1.2 ишестой 13 блоки элементов И, первый14 и второй 15 регистры, седьмой 16и восьмой 17 блоки элементов И, выхо ды 18 и 19 устройства для подключениясоответственно информационных входовпервой и второй ЦВМ, первый 20 и второй 21 элементы ИЛИ, первый " четвертый элементы И 22-25, входы 26 и 27 30устройства для подключения соответственно выходов чтенияи записи первойЦВИ, входы 28 и 29 устройства дляподключения соответственно выходовчтения и записи второй ЦВИ, первыйтриггер 30, пятый элемент И 31,вход 32 устройства для подключениявыхода запроса первой ЦВИ, второйтриггер 33, вьжод 34 устройства дляподключения входа ответа первой ЦВИ, щОшестой элемент И 35, первый элемент36 задержки, третий 37 и четвертый38 элементы ИЛИ, седьмой элементИ 39, вход 40 устройства для подключения выхода запроса второй ЦВМ, тре тий триггер 41, выход 42 устройствадля подключения входа ответа второйПВМ, восьмой элемент И 43, второйэлемент 44 задержки, а также пятый45 и шестой 46 элементы ИЛИ. 50Устройство работает следующим образом. Любая операция обращения ЦВМ начинается с адресной части выборки общей памяти, После завершения адресной55 части цикла ЦВМ выполняет прием или передачу данных. Для выполнения операции "Чтение" или "Запись" в память б ЦВМ необходимо выполнить два такта обращения, В зависимости от обращений ЦВМ устройство имеет несколько режимов работы.Режим обращения одной ЦВИ.Этот режим характеризуется обращением к устройству одной ЦВМ на отрезке времени., равном времени выполнения операции ввода-вывода процессором.Триггеры 33 и 4 находятся в нулевом состоянии, а триггер 30 - в неопределенном (на обоих выходахединицы), В первом такте процессорЦВМ после адресации устройства в адресной части помещает на вход 3 данные, представляющие собой адрес ячейки памяти б, к которой необходимообратиться, после чего на входе 27устанавливается сигнал "Вывод", овна" чающий, что на входе 3 помещены данные. При этом на входе 32 "Запрос"сигнал отсутствует, Данные черезблок 12 элементов И записываются в счетчик 10. Этим завершается первый такт обращения, при этом в счетчике 1 О содержится адресячейки памяти 6, к которой необходимо обратиться.Во втором такте обращения после адоесной части на входе 32 появляется сигнал, блокирующий по инверсному входу блок 12 элементов И и занесение данных в счетчик 10. Этот же сигнал устанавливает выход элемента И 31 в единицу, что приводит к установке триггера 30 в нулевое состояние и разрешает прохождение сигналов через блоки 1 и 8 элементов И и элементы И 22 и 23. Далее ЦВМ производит обращение к памяти б по адресу, содержащемуся в счетчике 10, выходы которогочерез блоки 8 и 7 элементов И и ИЛИ подключаются к адресным входам памя" ти 6. В случае операции "Чтение" сигнал ввода с входа 26 через элементы И 22 и ИЛИ 20 подается на вход чтения памяти 6, на выходе которой спустя время срабатывания памяти 6 выставляется информация, хранящаяся в ячейке, адрес которой установлен на адресных входах памяти б, Сигнал ввода с выхода элемента И 22 подается на вход элемента ИЛИ 37, с выхода которого подается на вход элемента 36 задержки, время задержки которого равно времени срабатывания памяти 6. С выходаВ случае операции "Запись" сигналвывода с входа 27 (сигнал запроса на входе 32 уже установлен, триггер 30 установлен в нулевое состояние) через элементы И 23 и ИЛИ 21 подается на вход управления записью памяти 6, на адресных входах которого установлен адрес ячейки с выходов счетчика 10, а на входах данных - данные, которые необходимо записать (подаютсяс входа 3 через блоки 1 и 5 элементовИ и ИЛИ). В остальном работа устройства аналогична описанной для операции "Чтение", т.е. сигнал "Вывод" с входа 27 через элементы И 23 и ИЛИ 37подается на вход элемента 36 задержки, задерживающего его сигнал на время срабатьвания памяти 6. Сигнал с выхода элемента 36 задержки производит запись в регистр 14 ложной в этом случае информации, но так как 40 45 элемента 36 задержки сигнал подается на вход записи регистра 14, фронтом этого сигнала производится запись в регистр 14 информации с входов данных,5 на которые подана информация с выходов памяти 6. Информация с выходов регистра 14 подается на первые входы блока 16 элементов И, на вторые входы которого подается сигнал ввода с 10 входа 26, разрешающий трансляцию дан" ных на выход 18. Сигнал с входа 26 подается также на первый вход элемента ИЛИ 38, с выхода которого подается на нулевой вход триггера 33, раз решая переключение триггера в единицу, а также на второй вход элемента И 35, на первый вход которого с выхода элемента 36 задержки подается сигнал, по приходу которого на выхо де элемента И 35 появляется нуль, устанавливающий триггер 33 в единицу, что приводит к установке на вьходе 34 ответного сигнала, информирующего первую ЦВМ о завершении устройством 25 цикла обмена, а также к установке триггера 30 в исходное, неопределенное состояние (на обоих выходах триггера единицы), что снимает с выходов блока 8 элементов И и элемента И 22 30 сигналы, ЦВМ снимает сигнал с входа 26, что приводит к снятию сигнала с выхода элемента ИЛИ 38 и к установке триггера 33 в исходное, нулевое состояние. Далее ЦВМ снимает сигнал с входа 32, что является признаком завершения обмена с устройством,блок 16 элементов И не транслируетданные в шину 18, это несущественно.Режим последовательного обращениядвух ЦВМ,Этот режим характеризуется последовательным обращением к устройствудвух ЦВМ на отрезке времени, равномвремени выполнения операции вводавывода процессором. Например, однаЦВМ производит операцию ввода-выводас устройства, а в это время втораяЦВМ также обратилась к устройству.В этом случае устройство работаетследующим образом. Работа элементовустройства происходит аналогичноописанной в режиме обращения однойЦВМ.Первый, адресный . такт происходитаналогично описанному, При этом всчетчик 11 записьвается адрес, по которому требуется обращение к памяти6. Во втором такте сигнал с входа 40приведет в появлению на выходе элемента И 39 единицы. Далее вторая ЦВМвыставляет управляющий сигнал (навходе 28 или 29). При завершении обмена с устройством первой ЦВМ триггер33 устанавливается в единичное состояние, что приводит к появлению на единичном входе триггера 30 нуля и кперебросу триггера 30 в единичное сос"таяние. Нулевой сигнал с нулевого выхода триггера 30 подается на вторыевходы блоков 2 и 9 элементов И и элементов И 24 и 25, разрешая прохождение данных, адреса и управляющих сигналов,В случае одновременного обращенияк устройству двух ЦВМ первые тактыобращения - занесение адресов в счет"чики - происходит одновременно и независимо. Во вторых тактах обе ЦРМвыставляют сигнал на входах 32 и 40.При эТом триггер 30 в силу физических свойств устанавливается в одноиз двух состояний, нулевое или единичное, что разрешает работу с устрой.ством первой или второй ЦВМ соответственно, Работа с другой ЦВМ будетразрешена после выставления ответного сигнала первой. Таким образом,задержка на обслуживание обращениядругой ЦВМ определяешься временем срабатьвания устройства, которое при использовании элементов ОЗУ с высокимбыстродействием весьма мало, и дру"гой ЭВМ эта задержка практически неощущается.Снятие сигнала с выхода элемента ИЛИ 37 или 45 приводитувеличению числа, хранимого в счетчике 10 или 11 соответственно, на единицу, что позволяет при занесении или считывании массивов информации заносить в счетчик начальный адрес массива и в дальнейшем, не снимая запросного сигнала, производить запись/чтение, не 10 повторяя первого, адресного, такта. Формула изобретения Устройство для сопряжения двух ЦВМ с общей памятью, содержащее с первого по шестой блоки элементов И, первый, второй блоки элементов ИЛИ, первый, второй счетчики, с первого по четвертый элементы И и с первого 20 по четвертый элементы ИЛИ, о т л и - ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены первый, второй элементы задержки, седьмой, восьмой блоки элементов И, первый, второй регистры, пятый, шестой элементы ИЛИ, с пятого по восьмой элементы И и с первого по тре"тий триггеры, причем первый, второйвходы и выход первого блока элементов ИЛИ соединены соответственно с выходами первого, второго блоков элементов И и с выходом устройства для подключения информационного входаобщей памяти, первый, второй входы Зб и выход второго блока элементов ИЛИ соединены соответственно с выходами третьего, четвертого блоков элементов И и с выходом устройства для подключения адресного входа общей памяти, первые входы первого и пятого блоков эле. ментов И являются входом устройства для подключения информационного выхода первой ЦВМ, первые входы второго и шестого блоков элементов И являются 45 входом устройства для подключения информационного выхода второй ЦВМ, информационные входы первого, второго регуляторов являются входом устройства для подключения информационноговыхода общей памяти, выходы первого, второго регистров соединены с первыми входами соответственно седьмого, восьмого бпоков элементов И, выходы седьмого, восьмого блоков элементов И соединены соответственно с выходами устройства для подключения информационных входов первой, второй ЦВМ, выходы пятого, шестого блоков элементов И соединены с информационнымивходами соответственно первого, второго счетчиков, выходы первого, второго счетчиков соединены с первымивходами соответственно третьего, четвертого блоков элементов И, первыевходы первого, второго элементов Иявляются соответственно входами устройства для подключения выходов записи и чтения первой ЦВМ, первыевходы третьего, четвертого элементовИ являются соответственно входамиустройства для подключения выходовзаписи и чтения второй ЦВМ, выходыпервого, второго элементов ИЛИ являются выходами устройства для подключения входов чтения и записи общей памяти соответственно, выход первогоэлемента И соединен с первыми входамипервого и третьего элементов ИЛИ, выход второго элемента И соединен с первым входом второго элемента ИЛИ ис вторым входом третьего элементаИЛИ, выход третьего элемента И соединен с вторым входом первого элемента ИЛИ, второй вход седьмого блокаэлементов И и первый вход четвертогоэлемента ИЛИ являются входом устройства для подключения выхода чтенияпервой ЦВМ, второй вход пятого блока элементов И и первый вход пятогоэлемента И являются входом устройствадля подключения выхода запроса первойЦВМ третий вход пятого блока элементов И и второй вход четвертого элемента ИЛИ являются входом устройствадля подключения выхода записи первойЦВМ выход третьего элемента ИЛИ соединен со счетным входом первого счетчика и через первый элемент задержкис первым входом шестого элемента И ис входом синхронизации первого регистра, выходы пятого и седьмого элементов И соединены соответственно сединичным и нулевым входами первоготриггера, единичный выход которогосоединен с вторыми входами первого,второго элементов И и первого, третьего блоков элементов И, нулевой выходпервого триггера. соединен с вторымивходами третьего, четвертого элементов И и второго, четвертого блоковэлементов И, выход третьего элементаИ соединен с первым входом пятогоэлемента ИЛИ, второй вход которогои второй вход второго элемента ИЛИсоединены с выходом четвертого элемента И, второй вход восьмого блока1399750 Составитель С,БурухинТехред А.Кравчук Корректор М,Демчик Редактор А.Огар Тираж 704 Подписное,ВНИИПИ Государственного .комитета СССР по делам изобретений и открытий 1 13035, Москва, Ж, Раушская наб., д. 4/5Заказ 2667/49 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 элементов И и первый вход шестогоэлемента ИЛИ являются входом устройства для подключения выхода чтениявторой ЦВМ, второй вход шестого элемента ИЛИ и второй вход шестого бло"ка элементов И являются входом устройства для подключения выхода записивторой ЦВМ, третий вход шестого блока элементов И и первый вход седьмогоэлемента И являются входом устройства для подключения выхода запросавторой ЦВМ, выход пятого элемента ИЛИсоединен со счетным входом второгосчетчика и через второй элемент задержки с первым входом восьмого эле"мента И и с входом синхронизации второго регистра, выход четвертого элемента ИЛИ соединен с вторым входом шестого элемента И и с единичным входом второго триггера, нулевые вход и выход которого соединены соответствен" но с выходом шестого элемента И и с вторым входом пятого элемента И, единичный выход второго триггера является выходом устройства для подключения входа ответа первой ЦВМ, выход шесто го элемента ИЛИ соединен с вторымвходом восьмого элемента И и с единич" ным входом третьего триггера, нулевые вход и выход которого соединены соответственно с выходом восьмого элемен 1 я та И и с вторым входом седьмого элемента И, единичный выход третьего триггера соединен с выходом устройства для подключения входа ответа второй ЦВМ.