Устройство для задания тестов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ЯО 1010632 А д) 6 06 Р 11/2 ИСАНИЕ ИЗОБРЕ ТОРСКОМУ СИИДЕТЕЛЬСТВ ЕН.8)кое свидетельство6 06 Е 11/04, 1976е свидетельство СС0 06 Г 11/20, 1979 вСССР ОСУДАРСТВЕННЫЙ КОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ(54)(57) 1. УСтРОЙСВО ДЛН ЗАДАНИЯТЕСТОВ содержащее генератор импульсов, счетчик, первый элемент И, элемент задержки, регистр.и задатчиктестов, причем выход генератора импульсов соединен с первым входомпервого элемента И, выход которогосоединен с входом элемента задержкии с входом обнуления счетчика, о т -л и ч а ю щ е е с я тем; что, сцелью расширения функциональных возможностей устройства путем обеспечения различных тестовых последовательностей, в него введены блок приоритета, блок задержки включения,группа элементов И, шифратор, блокпамяти, триггер, второй элемент И,элемент ЙЛИ, причем выходы задатчика тестов соединены с единичнымивходами соответствующих разрядов ре-;гистра, единичные выходы которогосоединены с входами блока приоритета, выходы блока приоритета черезблок задержки включения соединеныс первыми входами соответствующихэлементов И группы и с соответствующими входами шифратора, выходы которого соединены с установочнымивходами счетчика, информационные выходы счетчика соединены с адресными входами блока памяти и с входами элемента ИЛИ, выход которого,соединен с входом. разрешения генератора импульсов, выход генератора импульсов соединен с первым входом второго элемента И, выход которого соединен с входом чтения блока памяти, первый и второй управляющие выходы блока памяти соединены соответственно со счетным входом счетчика и с единичным входом триггера, группа информационных выходов блока памяти является группой информационных выходов устройства, выхоц элемента задержки соединен с нулевым входом триггера, нулевой и единичный выходы которого соединены соответственно с вторыми входами второго и первого элементов-. И, выход первого элемента И соединен с вто- . Я рыми входами элементов И группы, выходы которых соединены с нулевыми входами соответствующих разрядов регистра.2. Устройство по и. 1, о .т л и ч а ю щ е е с я тем, что блок при- Я оритета содержит группу элементов И, группу. элементов ИЛИ и группу элемен тов НЕ, причем группа входов блока приоритета, кроме первого, соединена с первыми входами соответствующих элементов И и ИЛИ группы, выход каждого предыдущего элемента ИЛИ группы соединен с вторым вхфдом каждого последующего элемента ИЛИ группы и через соответствующий элемент НЕ группы с вторым входом соответст-вуннцего элемента И группы, выходы элементов И группы являются груп- пой выходов устройства, первый вход группы входов блока является первым выходом группы выходов блока и соединен с вторым входом первого элемента ИЛИ группы и через первый элемент НЕ группы с вторым входомпервого элемента И группы;Изобретение относится к автомати- ке и вычислительной технике и может быть использовано для контроля дискретных устройств, работающих с информацией, представленной в виде кодовых комбинаций. 5Известно устройство для тестового контроля, содержащее запоминающий блок хранения тестов, блок записи информации, регистр, коммутатор блок управления и блок сравнения 13. 10Недостаток данного устройства зак;лючается в невозможности формирования различных последовательностей тестов и обусловлен постоянным заданием одного тестовогонабора в блоке памяти и в постоянной неизменяемой связи блока управления и коммутатора, соединяющегоконтролируемые цепи с тестовымрегистром, что ограничивает возможность использования устройства дляпроверки различных типов объектов.Наиболее близким к предлагаемомуявляется устройство для контроля логических блоков, содержащее генератор импульсов, регистр, счетчик,блок сравнения элементы И и задатчик тестов 2.Недостатком данного устройстваявляется. то, что оно не позволяет 30изменять последовательность комбинаций в тесте и использовать эти комбинации в различных сочетаниях,т.е, не обеспечивает формированиепоследовательности различных тестовых наборов. Такие различные последовательности тестов и их комбинации необходимы при поиске неисправностей, когда их локализация проводится по все более сужающейся области и каждая проверка по данному 40тесту ограничивает область, в которой проводится следующая проверка.. Таким образом, недостаток известногоустройства заключается В ограниченности его функциональных возможнос 45для локализации неисправностей в проверяемом объекте. Цель изобретения - расширениефункциональных воэможностей устройства путем формирования различныхтестовых последовательностей,Поставленная цель достигаетсятем, что в устройство для заданиятестов, содержащеегенератор импульсов, счетчик, первый элемент И, элемент задержки, регистр и задатчиктестов, причем выход генератора импульсов соединен с первым входомпервого элемента И,выход которогосоединен с входом элемента задержки 60и с входом обнуления счетчика, введены блок приоритета, блок задержки включения, группа элементов И,шифратор, блок памяти, триггер,второй элемент И, элемент ИЛИ, при чем выходы задатчика тестов соединены с единичными входами соответствую. щих разрядов регистра, единичные выходы которого соединены с входами блока приоритета, выходы блока приоритета через блок задержки включения соединены с первыми входами соответствующих элементов И группы и соответствующими входами шифратора, выходы которого соединены с установочными входами счетчика, информационные выходы счетчика соединены с адресными входами блока памяти и с входами элемента ИЛИ, выход которого соединен с входом разрешения генератора импульсов, выход генератора импульсов соединен с первым входом второго элемента И, выход которого соединен с входом чтения блока памяти, первый и вторбй управляющие выходы блока памяти соединены соответственно со счетным входом счетчика и с единичным входом триггера, группа информационных выходов блока памяти является группой информационных выходов устройства, выход элемента задержки соединен с нулевым входом триггера, нулевой и единичный выходы которого соединены соответственно с вторыми входами второго и первого элементов И, выход первого элемента И соединен с вторыми входами элементов И группы, выходы которых соединены с нулевыми входами соответствующих разрядов,регистра.Кроме того, поставленная цель достигается, тем, что блок приоритета содержит группу элементов И, группу элементов ИЛИ и группу элементов НЕ, причем группа входов блока приоритета, кроме первого, соединена с первыми входами соответствующих элементов И и ИЛИ группы, выход каждого предыдущего элемента ИЛИ группы соединен с вторым входом каждого последующего элемента ИЛИ группы и через соответствующий элемент НЕ группы с вторым входом соответствующего элемента И группы, выходы элементов И группы являются группой выходов устройства, первый вход группы входов блока является первым выходом группы выходов блока и соединен с вторым входом первого элемента ИЛИ группы и через первый элемент НЕ группы с вторым входом первого элемента И группы.На фиг, 1 приведена структурная схема предлагаемого устройства; на фиг. 2 - .схема блока приоритета.Устройство содержит задатчик 1 тестов с клавишами 2-1, 2-2, 2-К, регистр 3 с разрядами 4-1, 4-2, 4-К, блок 5 приоритета, блок 6 задержки включения с элементами 7-1, 7-2, 7-К задержки и элементами Й 8-1, 8-2,.8-К, группу элементов И 9-1,55 Устройство работает следующим образом. В исходном положении триггер 20,счетчик 12 и регистр 3 обнулены. С 659-2, 9-К, шифратор. 10 с выходами 11 р счетчик 12, блок 13 памяти с выходами 14,15-1, 15-2, 15-К, 16, генератор 17 импульсов, первый элемент И 18, второй элемент И 19, триггер 20, элемент 21 .задержки и элемент 5 ,ИЛИ 22.Блок 5 приоритета содержит элементы И 23, ИЛИ 24, НЕ 25 и обеспечивает приоритетный опрос входных сигналов таким образом, что, например, сигнал, действующий на предыдущем входе, блокирует на время своего действия все сигналы, действующие на всех последующих входах, т.е. риоритт на выход имот сйгнал на предыдущем входе по отношению к сигналам на последующих входах. При этом блок всегда формирует выходной сигнал только на одном из выходов, соответствующем сигналу на входе большего приоритета. 20Блок 13 памяти представляет собой, например, постоянное запоминающее устройство с адресным принципом выборки информации и имеет адрееные входы и управляющий вход счи тывания данных. Блок памяти хранит тесты, состоящие из наоров кодовых комбинаций, причем каждому тесту соответствует определенная область памяти, которая определяется на чальным адресом соответствующей ячейки. Тесты представляют собой например, кодовые наборы символов русских, латинских, цифровых, чередующихся символов - русских, латин-З 5 ских, цифровых, определенное число одного какого-либо символа и т.д. Считанные из блока памяти наборы тестов подаются на кодовые выходы 15-1, 15-2, 15-К, .число которых определяется числом разрядов кодовых 40 комбинаций тестов. Дополнительный разряд - управляющий выход 16 ис- пользуется в качестве указателя окончания данного теста, причем последняя кодовая комбинация каждого 45 теста содержит единичное значение разряда 16 и нулевое его значение для всех предыдущих кодовых комбинаций данного теста. Управляющий выход 14 блока 13 памяти предназначен для 50 управления адресным счетчиком 12 после чтения каждой кодовой комбинации.Блок 6 задержки включения содержит для каждого входного сигнала элемент 7 задержки и элемент И 8, которые обеспечивают задержку выходного сигнала по отношению к входно- му при подаче входного сигнала и снятие без задержки выходного сигнала при снятии входного сигнала. . 60 помощью клавиш 2-1, 2-2, 2-К набирают необходимую комбинацию тестов для контроля заданного объекта.Каждая из клавиш 2 соответствуетопределенному тесту, записанномув определенной области памятиблока 13 памяти и заданному определенным начальным адресом. При нажатии на клавиши на их входах формируются импульсы, устанавливающиев единичные состояния соответствующие разряды 4 регистра 3. Посленабора состояние регистра 3 соответствует требуемой комбинации тестов. Сигналы с выходов сработанныхразрядов 4 регистра 3 подаются навходы блока 5 приоритета, которыйформирует сигнал только на одномиз своих выходов, соответствующемвходному сигналу большего приоритета, например разряду 4-1, Этот сигнал с выхода блока 5 приоритета.проходит через соответствующие злементы задержки 7-1 и И 8-1 блока 6задержки включения на первый входсоответствующего элемента И 9-1 и насоответствующий вход шифратора 10.При возбуждении входа шифратора 10на его кодовых выходах формируется код начального адреса, соответствующий первому выбираемому по .приоритету тесту. Указанный код поступает на установочные входы счетчика 12 н записывается в нем. Таким образом, на выходах счетчика 12 устанавливается код начального адреса, который поступает на адресныевходы блока 13 памяти. Кроме того,сигналы кода с выходов счетчика 12через элемент ИЛИ 22 запускают ге-,нератор 17 импульсов. Импульсы свыхода генератора 17 поступают навходы элементов И 18, 19. Элементы И 18, 19 управляются сигналами с выходов триггера 20, причем внулевом положении триггера 20 открыт элемент И 19 и закрыт элементИ 18. Поэтому импульсы с выхода генератора 17 поступают через элементИ .19 на.считывающий вход блока 13памяти. Каждый импульс генератора 17,считывает одну кодовую комбинациюданного теста из блока памяти, начиная с адреса, указываемого счетчиком 12. Считанная кодовая комбинация теста подается с выходов 15блока 13 памяти на проверяемый объект. После чтения каждой тестовойкомбинации на выходе 14 блока памяти формируется импульс, поступазиций на счетный вход счетчика 12.При этом содержимое счетчика каждыйраз увеличивается на +1 и соответствует адресу следующей ячейкиобласти памяти данного теста. Таким образом, происходит последовательная выборка всех комбинаций первого теста из ячеек данной областипамяти. При выборке последней кодо 1010632вой комбинации теста на выходе 16блока 13 памяти формируется единичный сигнал, который устанавливаеттриггер 20 в единичное состояние;Триггер 20 закрывает элемент И 19и открывает элемент И 18. Очередной 5импульс с генератора 17 подаетсячерез элемент И 18 на вторые входыэлементов И 9, на сбросовый входсчетчика 12 и на элемент 21 задержки. Этим импульсом открывается элемент И 9-1, подготовленный к открыванию сигналом с выхода элемента И8-1 блока б задержки включения.Сигнал с вЫхода элемента И 9-1 поступает на нулевой вход соответствую-. 15щего разряда 4-1 регистра 3 и обнуляет его. При этом снимаются сигналы на выходе блока 5 приоритета,на выходе элемента И 8-1 блока бзадержки включения, на входе и выходах шифратора 10 и входах счетчика 12. Одновременно импульсом свыхода элемента И 18 обнуляетсясчетчик 12 и с задеракой, определяемой элементом 21, триггер 20. Приэтом снова открывается элемент И 19и закрывается элемент И 18. Послесброса соответствующего разряда4-1 в регистре 3 приоритет на выходв блоке 5 получает сигнал с выходаследующего сработанного разряда 4-2 30регистра 3, и устройство переходит к выборке кодовых комбинаций следующего второго теста. Этот сигнал с задержкой, определяемой элементом 7-2 задержки, проходит на выход элемента И 8-2. Время задержки, задаваемое элементами 7 в блоке б задержки включения, превышает время задержки, задаваемое элементом 21, что обеспечивает обнуление счет. - чика 12 и триггера 20 к моменту формирования очередного сигнала на соответствующем выходе элемента И 8-2 блока б задержки включения. Сигнал с выхода элемента И 8-2 поступает нЪ вход элемента И 9-2 и на соответствующий вход шифратора 10, и описанный процесс повторяется. Таким образом, происходит последовательная выборка заданных тестовых комбинаций требуемых тестов и их выдача на проверяемый объект.Технико-экономическая эффективность .предлагаемого устройства заключается в расширении его функциональных возможностей по организации тестового контроля, в возможности формировать любые необходимые наборы тестов с помощью тестовой клавиатуры для контроля различных объектов без изменения электрических соединений, что повышает эффективность контроля и поиска неисправностей.1010632 Йгхай РУФА/ Фиг, Г Составитель, И. СигаловРедактор А. Ворович ТехредЖ.Кастелевич Корректор Зак ое илиал ППП "Патент", г. Ужгород, ул. Проектная, 4 490/38 ВНИИПИ Г по де 113035, МоТираж ударстве м изобре ва, Ж04 Подпного комитета СССРений и открытий Раушская наб., д.4/5