Микропрограммное устройство для управления и обмена данными

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН ИСАНИЕ ЕЛЬСТВУ осо н ство СССР1982.во СССР1982 я ОСУДАРСТ 8 ЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ Н АВТОРСКОМУ СВ(54)(57) 1, МИКРОПРОГРА 1 ФЯОЕ УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ И ОБМЕНА ДАННЫМИ, содержащее коммутатор команд,коммутатор адреса, блок управлениобменом, блок прерываний, регистрвыдачи, буферный регистр, шину адреса, шину данных, причем информационный вход регистра выдачи, группывходов кода прерываний и кода маскиблока прерываний через шину данныхсоединены с входом-выходом периферийного устройства, а первая группа информационных входов коммутатора адреса образует вход признака направления обменом устройства, группаинформационных входов блока прерываний образует вход требования прерываний и обмена устройства, вторая группа информационных входов коммутатора адреса соединена с группой информационных выходов блока прерываний,первый выход блока управления обменом соединен с входом признака фиксированного адреса блока прерываний ис разрешающими входами коммутаторовкоманд и адреса, группы выходов кото.801129601 рых через шину адреса соединены с соответствующей группой входов младших разрядов буферного регистра, входы старших разрядов которого соединены с группой выходов маскирующих разрядов блока прерываний, группа адресных входов которого через шину адреса соединена с группой соответствующих выходов коммутаторов адреса и команд, выход наличия прерываний блока прерывайий соединен с входом прерывания блока управления обменом, . вход требования обмена которого входит в группу входов требования прерываний и обмена устройства, второй выход блока управления обменом соединен с входом выборки коммутатора адреса, третий выход блока управления обменом является выходом разрешения обмена устройства, о т - л и ч а ю щ е е с я тем, что, с целью увеличения скорости обмена данными и расширения области применения путем осуществления буферизации транслируемых данных и реализации алгоритмов обмена с помощью аппаратно-микропрограммных средств, в устройство введены постоянный запоминающий блок команд, оперативный запоминающий блок, центральный оперативный запоминающий блок, блок микропрограммного управления, блок синхронизации, коммутатор управляющих сигналов, коммутатор информации, счетчик команд, счетчик адреса, счетчик выборки, счетчик циклов, три блока магистральных элементов,Г центральная шина адреса и центральная шина данных, причем первый иифор мационный вход блока микропрограм 1129601 14производить адресацию ячеек памяти ОЗБ.Введение блока микропрограммного управления и обусловленных им связей позволяет реализовать функции управления обработкой данных операционным блоком.Введение блока синхронизации, коммутатора управпяющих сигналов, коммутатора информации, первого, второго и третьего блока магистральных элементов и обусловленных ими связей позволяет управлять и синхронизировать работу устройства четырьмя последовательностями тактовых 10 15 импул ьс о в .На фиг. 1 представлена функциональная схема предлагаемого микропрограммного устройства для управления и обмена данными; на Фиг 2 - 20 функциональная схема блока микропрограммного управления (БМУ); на фиг. 3 - функциональная схема блока прерываний; на фиг. 4 - Функциональная схема блока управления обменом 25 (БУО); на фиг. 5 - функциональная схема блока синхронизации; на фиг. б - Функциональная схема коммутатора управляющих сигналов; на фиг.- функциональная схема комму- З 0 татора команд; на фиг. 8 - функциональная схема коммутатора адреса; на Фиг. 9 - функциональная схема коммутатора информации.Микропрограммное устройство для 35управления и обмена данными содержитПЗБ 1, ОЗБ 2, центральный оперативный запоминающий блок (ЦОЗБ) 3,БМУ 4, блок 5 прерываний, БУО 6,блок 7 синхронизации, коммутатор 8 40,управляющих сигналов, коммутатор 9команд, коммутатор 10 адреса, коммутатор 11 информации, счетчик 12 команд, счетчик 13 адреса, счетчик 14выборки, счетчик 15 циклов, регистр 16 выдачи, буферный регистр 17,первый блок 18 магистральных элементов, второй блок 19 магистральныхэлементов, третий блок 20 магистральных элементов, шину 21 данных, 50шину 22 адреса, центральную шину 23данных, центральную шину 24 адреса,вход 25 пуска устройства, вход 26признака направления обменом устройства, вход 27 логических условий 55устройства, вход 28 адреса устройства, группу 29 входов требованийпрерываний и обмена устройства,вход 30 требований ооменов группы 29 входов требований прерываний и обмена, вход 31 обращения устройства, вход 32 записи устройства, вход-выход 33 устройства, группу 34 входов- выходов устройства, выход 35 внешних микроопераций устройства, выход 36 конца обмена устройства, выход 37 разрешения обмена устройства, выход 38 требования непосредственного доступа устройства.На Фиг1 показаны также вход- выход 39.1 первого полуслова ЦОЗБ 3, вход-выход 39,2 второго полуслова ЦОЗБ 3, первая группа 40 выходов микроопераций БМУ 4, вторая группа 41 выходов микроопераций БМУ 4, третья группа 42 выходов микроопераций БМУ 4, содержащая выход 421 микрооперации конца работы, выход 42.2 микрооперации управления записью информации в регистр 16 выдачи, выход 42.3 микрооперации разрешения выдачи кода счетчика 12 команд, выход 42.4 микрооперации продвижения содержимого счетчика 13 .адреса, выход 42.5 микрооперации управления записью информации счетчика 13 адреса, выход 42,6 микрооперации продвижения содержимого счетчика 12 команд, выход 42.7 микрооперации управления записью информации счетчика 12 команд, выход 42.8 микро- операции обращения к ПЗБ 1, выход 42.9 микрооперации признака записи в ОЗБ 2, выход 42, 10 микрооперации обращения к ОЗБ 2, выход 42. 11микрооперации управления записью информации в буферный регистр 17, выход 42.12 трехразрядной микрооперации управления коммутатора 11 информации, выход 42.13 микрооперации доступа к шине 21 данных, выход 42,14 микрооперации управления первым блоком 18 магистральных элементов, выход 42.15 мнкрооперации управления вторым блоком 19 магистральных элементов, выход 42,16 микро- операций обращения к ЦОЗБ .3, выход 4217 микрооперации признака записи первого полуслова в ЦОЗБ 3, выход 42.18 микрооперации управления коммутатором 8 управляющих сигналов, выход 42.19 микрооперации признака записи второго полуслова в ЦОЗБ 3, выход 42.20 микрооперации продвижения содержимого счетчика 14 выборки, выход 42.21 микрооперации управления15 112960 записью информации счетчика 14 выборки, выход 42.22 микрооперации продвижения содержимого счетчика 15 цик- . лов, выход 42.23 микрооперации управления записью инФормации счетчика 15 5 циклов, выход 42.24 микрооперации управления третьим блоком 20 магистральных элементов, выход 43 наличия прерываний блока 5 прерываний, выход 44 кода фиксированных адресов 10 блока 5 прерываний, выход 45 маскирующих разрядов блока 5 прерываний, второй выход 46 БУО 6, первый выход 47 БУО 6, первый - четвертый вы- ходы 48.1 - 48.4 блока 7 синхрониза ции; первый 49, второй 50, третий 51 выходы коммутатора 8 управляющих сигналов, выход 52 счетчика 12 команд, выход 53 счетчика 13 адреса, выход 54 счетчика 15 циклов, вы ход 55 буферного регистра 17, выход 56 первого блока 18 магистральных элементов, выход 57 второго блока 19 магистральных элементов, второй информационный вход 58 БМУ 4, 25 третий информационный вход 59 БМУ 4, вход 60 кода прерываний и вход 61 кода маски блока 5 прерываний, второй управляющий вход 62 блока 5 прерываний, младший разряд 63 шины 22 зО адреса. Вход 25 пуска устройства является первым входом блока 7 синхронизации, первый - четвертый 48.1 48,4 выходы которого соединены соответственно с первым - четвертым вхо- З дами синхронизации БМУ 4, первый 48.1 и четвертый 48.4 выходы блока 7 синхронизации соединены соответственно с первым 48,1 и вторым 48.4 входами синхронизации БУО 6, третий 48,3 и четвертый 48,4 выходы блока 7 синхронизации соединены соответственно с первым 48.3 и вторым 48.4 входами синхронизации блока 5 прерываний, вход 26 признака направления обмена устройства является первым информационным входом коммутатора 10 адреса, вход 27 логических условий устройства является первым информационным входом БМУ 4, первый управляющий выход которого является выходом 35 внешних микроопераций устройства, первая 40 и вторая 41 группы выходов микроопераций БМУ 4 соединены соответственно с группой входов микроопераций БУО 6 и блока 5 прерываний, первый - шестой выходы третьей группы 42 выходов микроопераций 116БМУ 4 соединены соответственно: выход 42.2 - с входом управления за. писью регйстра 16 выдачи, выход 42,5 - с входом счетчика 13 адреса, выход 42.7 - с входом счетчика 12 команд, выход 4211 - с входом буферного регистра 17, выход 42.21 - с входом счетчика 14 выборки, выход 42.23 - с входом счетчика 15 циклов, седьмой - десятый выходы третьей группы 42 выходов мик" роопераций БМУ 4 соединены соответ- ственно: выход 42.4 - со счетными входами счетчика 13 адреса, выход 42.6 - с входом счетчика 12 команд, выход 42,20 - с входом счетчика 14 выборки и выход 42.22 - с входом счетчика 15 циклов, одиннадцатый - двадцатый выходы третьей группы 42 выходов микроопераций БМУ 4 соединены соответственно: выход 42.1 - с вторым входом блока 7 синхронизации, выход 42.3 - с управляющим входом коммутатора 9 команд, выход 42.8 - с управляющим входом ПЗБ 1, выходы 42.9, 42.10 - с первым и вторым управляющими входами ОЗБ 2, выходы.42,12 и 42.13 - с первым и вторым управляющими входами коммутатора 11 информации, выход 42,14 с управляющим входом первого 18, выход 42.15 - с управляющим входом второго 19 и выход 42.24 - с управляющим входом третьего 20 блоков магистральных элементов, двадцать первый - двадцать пятый выходы 42.16- 42.19 третьей группы 42 выходов микроопераций БМУ 4 соединены соответственно с первым - четвертым входами коммутатора 8 управляющих сигналов и выходом 38 требования непосредственного доступа устройства, выходы 52 и 53 счетчика 12 команд и счет- чика 13 адреса соединены соответст" венно с первым и вторым информационными входами коммутатора 9 команд, первый выход 47 БУО 6 соединен с входом признака Фиксированного адреса блока 5 прерываний, входом разрешения коммутатора 10 адреса, первым управляющим входом БМУ 4 и входом разрешения коммутатора 9 команд, второй управляющий выход БМУ 4 соединен с первым управляющим входом БУО 6 и выходом 36 конца обмена устройства, группа входов 29 требований прерываний и обмена устройства соединена с первым информа1129601 40 45 50(42.5) микрооперации управления ционным входом блока 5 прерываний,первый информационный выход 44 которого соединен с вторым информационнымвходом коммутатора 10 адреса,вход 30 требований обменов группывходов 29 требований прерываний и обмена устройства соединен с информационным входом БУО 6, второй 46 итретий выходы которого соединены соответственно с входом выборки коммутатора 10 адреса и выходом 37 разрешения обмена устройства, шина 22адреса соединена с адресными входами ПЗБ 1 и ОЗБ 2, вход-выход которого с шиной 21 данных, выход ПЗБ 1соединен с шиной 21 данных, шина 22адреса соединена с адресными входами 62 блока 5 прерываний и с младшими разрядами информационного входабуферного регистра 17, выход 55 которого соединен с третьим информационным входом коммутатора 11 информации, старшие разряды информационного входа буферного регистра 17 соединены с группой выходов 45 маскирую.щих разрядов блока 5 прерываний,выход 43 наличия прерывания которогосоединен с входом. прерывания БУО б,шина 21 данных:соединена с информационными входами счетчика 12 команд,счетчика 13 адреса, регистра 16 выдачи, счетчика 14 выборки и счетчика 15 циклов, выход 54 которого соединен с вторым управляющим входомБМУ 4, шина 21 данных соединенас вторым .58 и третьим 59 информаци -онными входами БМУ 4, входом 60 кода прерывания и входом 61 кода маски блока .5 прерываний, выход регистра 16 выдачи соединен с информационными входами первого 18 и второго 19блока магистральных элементов, выходы 56 и 57 которых соединены соответственно с первым и вторым информа.ционными входами коммутатора 11 информации и центральной шиной 23 данных, первый 39.1 и второй 39.2 входы-выходы ЦОЗБ 3 соединены с центральной шиной 23 данных, входы обращения 31 и записи 32 устройства соединены соответственно с пятым и шестым входами коммутатора 8 управляю -щих сигналов, первый выход 49 которого соединен с первым управляющимвходом ЦОЗБ 3, второй управляющийвход которого соединен с вторым 50и третьим 51 выходами коммутатора 8управляющих сигналов, выход счетчи-. 5 10 15 20 25 30 35 ка 14 выборки, кроме младшего разряда, через третий блок 20 магистральных элементов и центральную шину 24 адреса соединен с адреснымвходом центрального оперативного запоминающего блока 3, выход коммутатора 11 информации соединен с шиной 21 данных, вход 28 адреса устройства соединен с центральной шиной 24 адреса, младший разряд 63 шины 22 адреса соединен с четвертыминформационным входом БМУ 4 и с третьим управляющим входом коммутатора 11 информации.БМУ 4 (Фиг, 2) содержит блок 64памяти микрокоманд, регистр 65 адреса, регистр 66 микроопераций, коммутатор 67 адреса, первый 68 и второй 69 коммутаторы, мультиплексор 70логических условий, четвертый 71,пятый 72, одиннадцатый 73, двенадцатый 74, тринадцатый 75, четырнадцатый 76, второй 77, шестой 78, седьмой 79, восьмой 80, девятый 81, десятый 82, третий 83 и первый 84 элементы И, второй 85 и первый 86 элементы И-НЕ, элемент ИЛИ-НЕ 87, элемент НЕ 88,На Фиг. 2 обозначены также первыйвыход 89 микрооперации, третий 90,четвертый 91, второй 92, пятый 93и шестой 94 выходы, седьмой выход 95кода логических условий, восьмой выход 96 модифицируемого разрядаадреса, девятый выход 97 немодифицируемых разрядов адреса блока 64 памяти микрокоманд, выход 98,1 элемента НЕ 88, шестой - десятый вьгходы 982 - 98,6 регистра 66 микроопераций соответственно, третий 99.1и четвертый 99.2 выходы регистра ббмикроопераций, выход 100.1 (42.11)микрооперации управления записью инФормации буферного регистра 17, выход 100.2 (42,9) микрооперации признака записи информации в ОЗБ 2, выход 100.3 (42.7) микрооперации управления записью информации в счетчик 12команд, выход 1004 (42.3) микрооперации регистра 66 микроопераций разрешения выдачи кода счетчика 12 команд, выход 100,5 (42,6) микрооперации продвижения содержимого кодасчетчика 12 команд, выход 100.6 записью информации в счетчик. 13 адреса, выход 100.7 (42.4) микрооперации продвижения содержимого кода(42.2) микрооперации управления записью регистра 16 выдачи, выход 100.9(42.1)микрооперации конца работы, выход 100, 10 (42,8) микрооперации обращения к ПЗБ 1, выход 100. 11 (42.10) микрооперации обращения к ОЗБ 2, выход 100.12 (42.17) микро- операции признака записи первого полуслова в ЦОЗБ 3, выход 100,13 (4219) микрооперации признака записи второго полуслова в ЦОЗБ 3, выход 100,14 (42,20) микрооперации продвижения содержимого счетчика 14 выборки, выход 100.15 (42,21) микро- операции управления записью информации счетчика 14 выборки, выход 100.16 (42.22) микрооперации продвижения содержимого счетчика 15 циклов, выход 100.17 (42.23) микрооперации управления записью информации счетчика 15 циклов, выход 101,1 микро- операции регистра 66 микроопераций управления первым блоком 18 магистральных элементов (выход 42.14 БМУ 4), выход 101.2 микрооперации регистра 66 микроопераций управления вторым блоком 19 магистральных элементов (выход 42.15 БМУ 4), выход 101.3 микрооперации регистра 66 микроопераций управления третьим блоком 20 магистральных элементов (выход 42,24 БМУ 4), выход 101,4 микрооперации регистра 66 микроопераций обращения к ЦОЗБ 3 (выход 42. 16 БМУ 4), выход 101.5 микрооперации регистра 66 микроопераций управления коммутатора 8 управляющих. сигналов(выход 4,18 БМУ 4), выход 101,6 микрооперации регистра 66 микроопераций требования непосредственного доступа (выход 38 устройства), выход 101.7 микрооперации регистра 66микроопераций выдачи информациикоммутатором 11 информации (выход 42.13 БМУ 4), выход 101,8 трех- разрядной микрооперации управлениякоммутатором,11 иннформации (вы, ход 42,12 БМУ 4), группа 102 выходов микроопераций регистра 66 микроопераций, содержащая вььсоды 102.1-1028 первый - пятый управляющие разряды 103,1-103.5 входа 27 БМУ 4 соответственно. Первый информационный вход 27 БМУ 4 соединен с первым инФормационным входом мультиплексора 7 логических условий, первый управляющий разряд 103.1 первого информацион ного входа 27 БМУ 4 соединен с первым входом первого элемента И-НЕ 86,второй 103.2 и третий 103.3 управляющие разряды первого информационного входа 27 БМУ 4 соединены соответственно с первым и вторым информационными входами первого коммутатора 68,четвертый 103,4 и пятый 103,5 управляющие разряды первого информационного входа 27 БМУ 4 соединены соот О ветственно с первым и вторым информационными входами второго коммутато-.ра 69, второй информационный вход 58БМУ 4 соединен с первым информационным входом коммутатора 67 адреса, 15 выход которого соединен с информационным входом регистра 65 адреса, третий информационный 59 и первый управляющий 47 входы БМУ 4 соединены соответственно с вторым информационным 20 входом мультиплексора 70 логическихусловий и первым входом элемента ИЛИНЕ 87, второй управляющий вход 54БМУ 4 соединен с инверсным входомвторого элемента И-НЕ 85, выход которого соединен с первым входом первого элемента И 84, первый вход 48.1синхронизации БМУ 4 соединен с первыми входами второго 77 и третьего 83 элемента И, второй вход 48.2синхронизации БМУ 4 соединен с вторым входом первого элемента И 84,выход которого соединен с входом синхронизации регистра 65 адреса, третий вход 48.3 синхронизации БМУ 4соединен с первыми входами четверто" 35го 71, пятого 72 и шестого 78 элементов И, четвертый вход 48,4 синхронизации БМУ 4 соединен с первыми входами седьмого - четырнадцатого элементов И 79-82 73-76 с вторым входом1 Эпервого элемента И-НЕ 86 и входомсинхронизации регистра 66 микроопераций, первый, второй и третий 99. 1выходы которого соединены соответственно с первым 35 и вторым 36 управляющими выходами и первой группой 40выходов микроопераций БМУ 4, четвертый выход 99.2 регистра 66 микроопераций соединен с прямым и инверснымуправляющими входами коммутатора 67адреса, первой группой 40 выходовмикроопераций БМУ 4 и входом элемента НЕ 88, выход 98. 1 которого соеди"нен с втсрой группой 41 выходов микроопераций БМУ 4, пятый выход регист ра микроопераций соединен с вторымвходом элемента ИЛИ-НЕ 87, выходкоторого соединен с вторым входомвосьмого элемента И 80, шестой -1 О девятый выходы 98,2 - 98,5 регистра 66 микроопераций соединеныс второй группой 4 1 выходов микроопераций БМУ 4, десятый выход 98,6регистра 66 микроопераций соединен 5с второй группой 41 выходов микроопераций БМУ 4 и вторым входом шестого элемента И 78, одиннадцатый - пятнадцатый выходы регистра бб микроопераций соединены соответственнос вторыми входами второго 77, седьмого 79, девятого 81, десятого 82и третьего 83 элементов И, шестнадцатый выход 100.4 регистра 66 микроопераций соединен с третьим входом 15восьмого элемента И 80 и третьейгруппой 42 выходов микрооперацийБМУ 4, первый выход группы 102 выходов регистра бб микроопераций соединен с вторыми входами четвертого 71 20и пятого 72 элементов И, второй - пятый выходы 1 О 2.4-102, группы 102выходов регистра 66 микрооперацийсоединены соответственно с вторымивходами одиннадцатого - четырнадцатого элементов И 73-76, шестой 102.8и седьмой 102.3 выходы группы 102выходов регистра 66 микрооперацийсоединены соответственно с прямымвходом второго элемента И-НЕ 85 и 30третьим входом первого элемента И-НЕ 86, восьмой выход 102,2 группы 102 выходов регистра бб микроопераций соединен с первыми управляющими входами первого 68 и второ -го 69 коммутаторов, девятый выход 102.1 группы 102 выходов регистра 66 микроопераций соединен с вторыми управляющими входами первого 68и второго 69 коммутаторов, выход 40,регистра 65 адреса соединен с входом блока 64 памяти микрокоманд,первый 89 и второй 92 выходы которога соединены с первой группой 40 выходов микроопераций БМУ 4, второйвыход 92 блока 64 памяти микрокоманд.кроме того, соединен с первым входомрегистра 66 микроопераций, третийшестой выходы 90, 91, 93, 94 блока 64 памяти микрокоманд соединенысоответственно с вторым - пятым входом регистра 66 микроопераций, седьмой 95 и восьмой 96 выходы блока 64памяти микрокоманд соединены соответственно с управляющим и третьиминформационным входами мультиплексора 70 логических условий, выходмодифицируемого разряда адреса которого соединен с входом моцифицируемо. го разряда адреса второго информационного входа коммутатора 67 адреса, девятый выход 97 блока 64 памяти микрокоманд соединен с входом немодифицируемых разрядов адреса второго информационного входа коммутатора 67 адреса, четвертый информационный вход 63 БМУ 4 соединен с инверсным и прямым входами четвертого 71 и пятого 72 элементов И соответственно, семнадцатый 101.1 двадцать четвертый 101,8 выходы регистра 66 микроопераций, выходы соответственно 100.1, 100.8, 100,12, 100, 13, 100.2, 100.3, 100.5-100.7, 100.14-100.17 второго - четырнадцатого элементов И 77,83,71,72,78 - 82, 73-76, выход 100.9 первого элемента И-НЕ 86, выходы 100.10 и 100,11 первого 68 и второго 69 коммутатора соединены с третьей группой 42 выходов микроопераций БМУ 4.Блок 5 прерываний (фиг. 3) содержит регистр 104 прерываний, регистр 105 маски, регистр 106 фиксированного адреса, дешифратор 107, первый коммутатор 108, второй коммута - тор 109, первый элемент И 110, второй элемент И 111, третий элемент И 112, четвертый элемент И 113, пятый элемент И 114, первый 115, второй 116, шестой 117, пятый 118 четвертый 119, третий 120 элементы И-НЕ, элемент НЕ 121.На фиг. 3 обозначены также первый 122,.второй 123, третий 124 выходы регистра 105 маски, первый 125, второй 126, третий 127, четвертый 128 выходы регистра 106 фиксированного адреса, выходы 129 и 130 соответственно четвертого 113 и пятого 114 элементов И, вход 131.1 микроопера- ции группы 41 входов микроопераций, соответствующии выходу 98,1 (фиг. 2), вход 131.2 микрооперации группы 41 входов микроопераций, соответствующий выходу 98.6 (фиг. 2), входы 131,3 - 131.6 микроопераций группы 41 входов микроопераций, соответствующие выходам 9.2 - 98,5 (фиг .2) .Входы требованиИ прерываний группы 29 входов требований прерываний и обмена блока 5 прерываний соединены с инверсными входами установки в единицу триггеров регистра 104 прерываний, первый выход регистра 104 прерываний соединен с входом элемента НЕ 121, выход которого соединенс первыми входами первого 115, второго 116, третьего 120 элементов И-НЕ и первого элемента И 110,второй выход регистра 104 прерываний 5соединен с вторым входом первогоэлемента И-НЕ 115, выход которого1соединен с вторым входом первогоэлемента И 110, вторым входом второго элемента И-НЕ 116, вторым вхо- , 10дом третьего элемента И-НЕ 120и с первым входом четвертого элемента И-НЕ 119, третий выход регистра 104 прерываний соединен с третьимвходом второго элемента И-НЕ 116, 15выход которого соединен с первымивходами пятого 118 и шестого 117 элементов И-НЕ и с третьим входом третьего элемента И-НЕ 120, выход первогоэлемента И 110 соединен с вторым 20входом шестого элемента И-НЕ 117,выход которого соединен с четвертымвходом третьего элемента И-НЕ 120,вторым входом четвертого элемента И-НЕ 119, вторым входом пятого 25элемента И-НЕ 118, четвертый выходрегистра 104 прерываний соединенс третьим входом элемента И-НЕ 117,вход 47 признака Фиксированного адреса блока 5 прерываний соединен с З 0первым входом второго элемента И 111.выход которого соединен с первымвходом регистра 106 фиксированногоадреса, выходы пятого, четвертогои третьего элементов И-НЕ 118-120соединены соответственно с вторым -четвертым входами регистра 106 фиксированного адреса, выход 125 регистра 106 фиксированного адреса соединен с первым входом третьего элемента И 112, выход которого соединенс входом синхронизации дешифратора 107, первый вход 48.3 синхронизации блока 5 прерываний соединен свторым входом третьего элемента И 112, с первым и вторым входамипервого 108 и второго 109 коммутаторов, выходы которых соединены соответственно с входами синхронизациирегистра 104 прерываний и регистра 105 маски, второй вход 48.4 синхронизации блока 5 прерываний соединен с входом синхронизации регистра 106 фиксированного адреса, инверсные выходы дешифратора 107 соединеныс инверсными входами установкив нуль триггеров регистра 104 преры-.ваний, второй выход 126 регистра 106 фиксированного адреса соединен с первым входом дешифратора 107 и с первым входом четвертого элемента И 113, третий выход 127 регистра 106 фиксированного адреса соединен с вторым входом дешифратора 107 и первым входом пятого элемента И 114, четвертый выход 128 регистра 106 фиксированного адреса соединен с выходами 43 наличия прерывания и 44 кода фиксированных адресов блока 5 прерываний, входы 131.3 и 131.4 микроопераций разрешения записи информации в регистр 104 группы 41 входов микроопераций соединены соответственно с третьим и четвертым входами первого коммутатора 108, входы 131.5 и 131,6 микроопераций разрешения записи информации в регистр 105 маски группы 4 1 входов микроопераций соединены соответственно с третьим и четвертым входами второго коммутатора 109, соответствующие разряды группы адресных входов 62 блока 5 прерываний соединены с пятыми входами первого 108 и второго 109 коммутаторов, вход 61 кода маски блока 5 прерываний соединен с информационным входом регистра 105 маски, первый выход 122 которого соединен с третьим входом первого элемента И-НЕ 115, второй 123 и третий 124 выходы регистра 105 маски соединены соответственно с четвертыми входами второго элемента ИНЕ 116 и шестого элемента И-НЕ 117, кроме того выходы 122-124 регистра 105 маски образуют выход 45 маскирующих разрядов блока 5 прерываний, вход 131.2 микрооперации признака записи информации в ОЗБ 2 группы 41 входов микроопераций соединен с вторым входом второго эпемента И 111 и подключен к выходу 44 кода фиксиро ванного адреса блока 5. Вход 131.1 инверсного значения микрооперации конца команды группы 41 входов микро. операций соединен с вторыми входами четвертого 113 и пятого 114 элементов И, выходы 129 и 130 которых соединены с выходом 44 кода фиксированного адреса, вход 60 кода прерываний; блока 5 прерываний соединен с информационным входом регистра 104 прерываний.БУО 6 (фиг. 4) содержит регистр 132, триггер 133 разрешения и триггер 134 запрета, второй элемент И 135 и первый элемент И 136, 25 1129601третий 137, четвертый 138, второй 139и первый 140 элементы И-НЕ, элемент ИЛИ 141.На фиг. 4 также обозначены первый 142.1, второй 142,2, четвертый 142,3 и третий 142,4 входы группы 40 входов микроопераций БУО 6.Первый вход 48.1 синхронизацииБУО 6 соединен с первыми входами первого 140, второго 139 и третьего 137элементов И-НЕ, второй вход 48,4синхронизации БУО 6 соединен с первым входом четвертого элемента ИНЕ 138 и входом синхронизации регистра 132, первый вход 142,1 группы 40входов микраапераций БУО Ь соединенс первым входам элемента ИЛИ 14 1,второй вход 142.2 группы 40 входовмикроапераций БУО 6 соединен с первыми входами первого 136 и второго 135 20элементов И, третий 142.4 и четвертый 142.3 входы группы 40 входовмикраопераций БУО 6 соединены соответственна с вторыми входами первого 140 и второго 139 элементов И-НЕ, 25первый 36 и второй 43 управляющиевходы БУО 6 соединены соответственнос вторыми входами четвертого элемента И-НЕ 138 и первого элемента И 136,выход котсрага соединен с вторым вхо-ЗОдом элемента ИЛИ 14 1, информационный вход 30 БУО 6 соединен с вторымвходом второго элемента И 135, выход которого соединен с третьим входом элемента ИЛИ 141 и первым входомрегистра 132, выход элемента ИЛИ 141соединен с вторым входом регистра 132, первый выход которого является первым выходом 47 БУО 6, второйвыход регистра 132 соединен с вторым 40,входом третьего элемента И-НЕ 137и вторым выходом 46 БУО 6, выходытретьего 137 и четвертого 138 элементов И-НЕ соединены соответственнос инверсным единичным и нулевым входами триггера 133 разрешения, выходкотарога соединен с третьим выходом 37 БУО 6. Выходы первого 140 ивторого 139 элементов И-НЕ соединенысоответственно с инверсными единичными и нулевым входами триггера 134запрета, выход которого соединенс третьим входом второго элемента И 135,Блок 7 синхризации (фиг. 5)держит генератор 143 тактовых импульсов и триггер 144 пуска. Первыйвход 25 блокасинхронизации соединен с единичным входом триггера 144,единичный выход которого соединенс управляющим входом генератора 143тактовых импульсов. Второй вход 42,1блока 7 синхронизации соединен с нулевым входом триггера 144Первыйчетвертый выходы генератора 143 тактовых импульсов соединены соответственно с первым - четвертым выходами 48.1-48.4 блока 7 синхронизации.Коммутатор 8 управляющих сигналов(фиг. 6) содержит первый 145, второй 146 и третий 147 магистральныеэлементы, резистор 148, первую 149,вторую 150 и третью 151 шины,Вход 42.16 обращения к ЦОЗБ 3 коммутатора 8 управляющих сигналов соединен с информационным входом первогомагистрального элемента 145, выходкоторого соединен через резистор 148 с источником питания и первой шиной 149, вход 42,17 признаказаписи первого полуслова и вход 42.19признака записи второго полусловав ЦОЗБ 3 коммутатора 8 управляющихсигналов соединены с информационными входами соответственно второго 146 и третьего 147 магистральныхэлементов, выходы которых соединенысоответственно с второй 150 и третьей 151 шинами, вход 42.18 управления коммутатора 8 управляющих сигна -лов соединен с управляющими входами первого 145, второго 146 и третьего 147 магистральных элементов,вход 31 обращения коммутатора 8управляющих сигналов соединен с первои шиной 149, выход которой является первым выходом 49 коммутатора 8управляющих сигналов, вход 32 записи камчутатара 8 управляющих сигналов соединен с второй 150 и третьей 151 шинами, выходы которых являются соответственно вторым 50 и третьим 51 выходами коммутатора 8 управляющих сигналов.Коммутатор 9 команд (фиг. 7) содержит коммутатор 152, блок 153магистральных элементов и элемент НЕ 154, Первый 52 и второй 53инФормационные входы коммутатора 9команд соединены соответственнас первым и вторым информационнымивходами коммутатора 152, выход которого соединен с информационным входом блока 153 магистральных лементов, управляющий вход 42.3 коммутатора 9 команд соединен с прямым иинверсным входами коммутатора 152,вход 47 разрешения коммутатора 9 команд соединен с входом элемента НЕ 154, выход которого соединенс управляющим входом блока 153 магистральных элементов, выход которогоявляется выходЬм коммутатора 9 команд,Коммутатор 10 адреса (фиг. 8) содержит коммутатор 155, блок 156 магистральных элементов, геыератор 157нуля, Вход 47 разрешения коммутатора 10 адреса соединен с управляющимвходом блока 156 магистральных элементов, выход которого является выхо-дом коммутатора 10 адреса, первый 26и второй 44 информационные входыкоммутатора 10 адреса соединены соответственно с входами младших разрядов первого и второго информационных входов коммутатора 155, выходгенератора 157 нуля соединен с входами старших разрядов первого и второго информационных входов коммутатора 155, вход 46 выборки коммутатора 10 адреса соединен с прямыми инверсным входами коммутатора 155,выход которого соединен с информационным входом блока 156 магистральных элементов. ЗОКоммутатор 11 информации (фиг, 9)содержит мультиплексор 158, блок 159магистральных элементов и коммутатор 160. Первый 56, второй 57 и третий 55 информационные Входы коммутатора 11 информации соединены соответственно с первым, вторым и третьим информационньм входами мультиплексора 158. Первый разряд первого трехразрядного управляющего входа 4212 4 окоммутатора 11 информации соединенс первым управляющим входом мультиплексора 158, выход которого соединен с информационным входом блока 159магистральных элементов, выход кото-рого является выходом коммутатора 11информации. Второй разряд первоготрехразрядного управляющего входа 42,12 коммутатора 11 информациисоединен с первым информационнымвходом коммутатора 160, выход которого подключен к второму управляющемувходу мультиплексора 158. Третийразряд первого трехразрядного управляющего входа 42.12 коммутатора 11информации соединен с пряьим и инверсным управляющими входами коммутатора 160. Второй управляющий вход 42.13 коммутатора 11 информациисоединен с управляющим входом блока 159 магистральных элементов, атретий управляющий вход коммутатора 11 информации соединен с вторыминформационньщ входом коммутатора 160,Рассмотрим назначение блоков иэлементов данного микропрограммногоустройства для управления,и обменаданными.ПЗБ 1 предназначен для хранениякодов операций команд, адресов иконстант.ОЗБ 2 предназначен для храненияданных, констрант, адресов и команд при тестировании,БМУ 4 предназначен для храненияи выдачи микрокоманд по управлениювнешними устройствами, например,операционными блоками, при вьдачевнешних микроопераций на выход 35устройства, а также для управлениясамим микропрограммным устройствомв различных режимах функционирования(выдача микроопераций на выход 361 устройства, группы 40-42 выходовБМУ 4).Блок 5 прерьваний предназначендля организации выхода на прерывание путем выдачи фиксированного адреса для выборки микропрограммыв зависимости от поступившего запроса на прерывание и кода маски, осуществляющего маскирование определенных разрядов кода прерываний,БУО 6 служит для управления обменом данными в различньк режимахфункционирования устройства.Блок 7 синхронизации предназначендля синхронизации работы устройства.Коммутатор 9 команд предназначендля управления прохождением адресовс выходов счетчика 12 команд и счетчика 13 адреса на шину 22 адреса привыборке информации из ПЗБ 1 и ОЗБ 2или записи информации в ОЗБ 2 в зависимости от режима работы устройства,а также при запоминании адресовв буферном регистре 17.Коммутатор 10 адреса предназначендля передачи фиксированного адресана шину 22 адреса для чтения (записи)нового (старого) слова состоянияпрограммы при прерывании или чтениякоманд по фиксированным адресам приобмене информацией с центральнымустройством, 1129601 30Коммутатор 11 информации предназначен для управления прохождениеминформации на шину 2 1 данных с выхода 55 буферного регистра 17, с центральной шины 23 данных в зависимости 5от управляющих сигналов или с выходов 56 и 57 блоков 18 и 19 магистральных элементов.Счетчик 12 команд предназначендля задания кода адреса при выборкеинформации из ПЗБ 1 и организациипоследовательного хода программы.Счетчик 13 адреса предназначендля формирования кода адреса при выборке информации из ОЗБ 2 и модификации этого адреса увеличениемегона единицу при необходимости,Счетчик 14 выборки предназначендля формирования кода адреса привыборке информации из ЦОЗБ 3 и модификации этого адреса увеличениемего на единицу при необходимости,Счетчик 15 циклов предназначендля управления выборкой информациииз ЦОЗБ 3, т,е. организует обмен заданным числом слов.Регистр 16 выдачи предназначендля хранения информации при выдачеее центральному устройству.Буферный регистр 17 предназначен ЗОдля временного хранения кода старого слова состояния программы приобработке прерывания, а такжедля хранения информации счетчика 13адреса при приеме информации от 35центрального устройства.Первый 1,8 и вч.орой 19 блоки магистральных элементов предназначеныдля осуществления подключения выходарегистра 16 выдачи к центральной 40,шине 23 данных,Третий блок 20 магистральных элементов предназначен для подключениясчетчика 14 выборки к центральнойшине 24 адреса. 45Вход 25 пуска предназначен дляподачи сигнала, осуществляющего начало работы (включение) данногоустройства,Вход 26 предназначен для поступления кода, определяющего направление обмена с центральным устройствоми адрес для чтения (записи) информации из ОЗБ 2Вход 27 логических условий предна значен для поступления логическихусловий, например, от операционногоблока процессора, а также управляющих сигналов по организации работыустройства.Вход 28 адреса предназначен дляпоступления кода адреса ЦОЗБ 3 отцентрального устройства, напримерот операционного блока центральногопроцессораВход 29 предназначен для поступления требований прерываний и запроса (вход 30) на обмен информациейс центральным устройством.Входы 3 1 и 32 предназначены дляпоступления сигналов признака обращения и записи в ЦОЗБ 3 соответственно.Выход 35 предназначен для выдачисигналов микроопераций для управления внешними устройствами, например,операционным блоком,Вьгход 36 предназначен для передачи сигнала конца обмена информациейс центральным устройством.Выход 37 предназначен для передачи сигнала на разрешение обмена информацией с центральным устройством,Выход 38 предназначен для передачи сигнала требования непосредственного доступа к ЦОЗБ 3.Рассмотрим Функциональное назначение элементов и работу БМУ 4 (фиг.2),Блок 64 памяти микрокоманд предназначен для хранения микропрограмм.Регистр 65 адреса предназначендля записи кода адреса, по которомуосуществляется выборка микрокомандыиз блока 64 памяти.Регистр 66 микроопераций предназначен для хранения операционнойчасти микрокоманды, считанной изблока 64 памяти.Коммутатор 67 адреса предназначен для коммутации кода операции(начального адреса микропрограммы)и кода адреса очередной микрокоманды в процессе выполнения микропрограммы..Первый коммутатор 68 предназначендля формирования микрооперации обращения к ПЗБ 1 в зависимости от управляющих сигналов с входов 103,2и 103.3 и сигналов с выходов 102.1и 1022 группы 102 выходов регистра 66.Второй коммутатор 69 предназначендля Формирования микрооперации обращения к ОЗБ 2 в зависимости от управляющих сигналов на входах 103.4и 103.5 и сигналов с выходов 102.1и 102.2Мультиплексор 70 логических условий предназначен для формирования значения модифицируемого разряда адреса очередной микрокоманды, поступающего с выхода 96 блока 64 памяти 5 и реализации логической функцииЯ=у а+у Ь +у Ь + +УЬ,ф 11 2где Е - выходнои сигнал мультиплексора 70 юу код с выхода 95 блока 64Опамяти, разрешающий прохождение адресного разряда ц с выхода 96 блока 64 памяти навыход мультиплексора 70 безизменений;у 1ук - коды с выхода 95 блока 64 1памяти микрокоманд, предопределяющие прохождение на выходмультиплексора 70 одного изсигналов логических условийЬ Ькс входа 27 и 59БМУ 4.Первый элемент И-НЕ 86 предназначен для Формирования микрооперации конца работы предлагаемого устройства при поступлении сигналов с входов 103.1, 102.3 и 48.4 блока 4 микропрограммного управления.Второй элемент И-НЕ 85 предназначен для формирования микрооперации 30 разрешения записи кода адреса микро- команды в регистр 65 адреса.Первый элемент И 84 формирует сигнал управления записью информации в регистр 65 адреса, 35Второй элемент И 77 формирует микрооперацию управления записью информации в буферный регистр 17 с приходом на вход 48.1 БМУ 4 тактового импульса40 Третий элемент И 83 формирует микрооперацию управления записью информации в регистр 16 выдачи с приходом на вход 48.1 БМУ 4 тактового 45 импульса С,.Четвертый элемент И 71 формирует микрооперацию призчака записи первого полуслова в ЦОЗБ 3 с приходом на вход 48.3 БМУ 4 тактового импуль саПятый элемент И 72 предназначен для формирования микрооперации признака записи второго полуслова в ЦОЗБ 3 с приходом на вход 48.3 55 БМУ 4 тактового импульсаШестой элемент И 78 формирует микрооперацию записи в ОЗБ 2 с приходом на вход 48,3 БМУ 4 тактовогоимпульса 1Седьмойэлемент И 79 формируетмикрооперацию управления записьюсчетчика 12 команд с приходом навход 48,4 БМУ 4 тактового импульса с.Восьмой элемент И 80 формируетмикрооперацию продвижения содержимого счетчика 12 команд с приходомна вход 48,4 БМУ 4 тактового импульсаи единичного сигнала с выходаэлемента ИЛИ-НЕ 87.Девятый элемент И 81 формируетмикрооперацию управления записьюинформации счетчика 13 адреса с приходом на вход 48.4 БМУ 4 тактовогоимпульса4Десятыи элемент И 82 формируетмикрооперацию продвижения содержимого счетчика 13 адреса с приходом навход 48,4 БМУ 4 тактового импульса Т.Одиннадцатый элемент И 73 формирует микрооперацию продвижения содержимого счетчика 14 выборки с приходом на вход 48,4 БМУ 4 тактовогоимпульса С.Двенадцатый элемент И 74 формирует микрооперацию записи в счетчик 14выборки с приходом на вход 48,4 БМУ 4тактового импульса ,4 и сигналана вход 102.5 группы 102 выходов регистра 66.Тринадцатый элемент И 75 формирует микрооперацию продвижения содержимого счетчика 15 циклов с приходомна вход 48,4 БМУ 4 тактового импульсаи сигнала на вход 102.6 группы 102 выходов.Четырнадцатый элемент И 76 формирует микрооперацию управления записью счетчика 15 циклов с приходом на вход 48.4 БМУ 4 тактовогоимпульса Т и сигнала на вход 102.7группы 102 выходовЭлемент ИЛИ-НЕ 8/ предназначендля формирования микрооперации блокировки продвижения счетчика 12 команд.Элемент НЕ 88 формирует микрооперацию, запрещающую выдачу двух разрядов фиксированного адреса из блока 5 прерываний при выработке микроопераций "Конец команды" в конце последней микрокоманды микропрограммы,после которой происходит прерываниедля формирования единственного фик 1129601много управления образует вход логических условий устройства, группаинформационных выходов коммутатораинформации, постоянного запоминающего блока команд, информационныхвходов-выходов оперативного запоминающего блока, информационных входовсчетчиков команд, адреса, выборкии циклов, вторая группа информационных входов и третий инфорМацианныйвход блока микропрограммного управления через шину данных соединеныс входами-выходами периферийногоустройства, первая группа выходовблока микропрограммного управленияобразует выход внешних микрооперацийустройства, первая и вторая группыинформационных входов-выходов центрального оперативного запоминающегоблока, первая группа информационныхвходов коммутатора информации и соединенная с ней группа выходов первого блока магистральных элементов,вторая группа информационных входовкоммутатора информации и соединеннаяс ней группа выходов второго блокамагистральных элементов через центральную шину данньх соединены с входом-выходом центрального процессора,группа адресных входов центральногооперативного запоминающего блокачерез центральную шину адреса соединена с группой выходов третьего блока магистральных элементов и с группой адресных выходов центральногопроцессора, первый вход блока синхронизации является входом пускаустройства, первый-четвертый выходы блока синхронизации соединенысоответственно с первым-четвертымвходами синхронизации блока микропрограммного управления, первый ичетвертый выходы блока синхронизациисоединены соответственно с первыми вторым входами синхронизации блока управления обменом, третий ичетвертый выходы блока синхронизациисоединены соответственно с первыми вторым входами. синхронизации блокапрерывания, первая и вторая группывыходов микроопераций блока микропрограммного управления соединенысоответственно с группой входовмикроопераций блока управления обменом и блока прерывания, первый -шестой выходы третьей группы .выходовмнкроопераций блока микропрограммного управления соединены соответственно с входами управления записью регистра выдачи, счетчика адреса, счетчика команд, буферного регистра, счетчика выборки, счетчика циклов, седьмой - десятый выходы третьей группы выходов микроопераций блока микропрограммного управления соединены соответственно со счетными входами счетчика адреса, счетчика команд, счетчика выборки и счетчика циклов, одиннадцатый - двадцатый выходы третьей группы выходов микро- операций блока микропрограммного управления соединены соответственно с вторым входом блока синхронизации, входом выборки коммутатора команд, управляющим входом постоянного запоминающего блока команд, первым, вторым управляющими входами оперативного запоминающего блока, первым, вторым управляющими входами коммутатора информации, управляющими входами первого, второго и третьего блоков магистральных элементов, двадцать первый - двадцать пятый выходы третьей группы выходов микроопераций блока микропрограммного управления соединены соответственно с первым - четвертым входами коммутатора управляющих сигналов и выходом требования непосредственного доступа устройства, выходы счетчика команд и счетчика адреса соединены соответственно с первым и вторым информационными входами коммутатора команд, первый выход блока управления обменом соединен с первым управляющим входом блока микропрограммного управления, второй управляющий выход блока микропрограммного управления соединен с первым управляющим входом блока управления обменом и выходом конца обмена устройства, адресные входы постоянного запоминающего блока команд и оперативного запоминающего блока через шину адреса соединены с выходами коммутаторов команд и адреса, группа выходов буферного регистра соединена с третьей группой информационных входов коммутатора информации, выход счетчика циклов соединен с вторым управляющим входом блока микропрограммного управления, выход регистра выдачи соединен. с информационными входами первого и второго блока магистральных элементов, входы обращения и записи устройства соединены соответственносированного адреса ПЗБ 1, хранящегокад операции микропрограммы выхода 10 начального адреса микропрограммын регистр 65,адреса, поступившегос входа 58 БМУ 4 через коммутатор 67адреса. Разрешающим сигналом дляпрохождения тактового импульса25через элемент И 84 является единичньвл сигнал с выхода элемента И-НЕ 85,который формируется при поступлениина входы 54 БМУ 4 и 102,8 соответственна единичного или нулевого сигнапав, Таким Образам, происходит выборка из блока 64 памяти и записьн аегистр 66 микраапераций операционной части первой микрокоманды,О;ыхадон регистра 66 микроопераций поступают сигналы, предназначенныедля управления операционными устройствами., например операционным блоком(Выход 35 БМУ 4),а также для управления работой данного микропрограммного устройства, для управления и обмена данными (выход 36, первая 40,вторая 41, третья 42 группы ВыхОдОВ11 МУ 4),При выполнении микропрограммы Ва лс всех циклах, вплоть до последнего,признак "Конец команды " будет отсутствовать и адрес очередной микрокоманды буцет полностью определятьсяинформацией кода логических условий 50с выхаца 95 блока 64 памяти ныхоца 96 мадифицируемого разряда адресаи выхода 97 немадифицируемых разрядов адреса блока 64 памяти, а такжелогическими условиями, поступающими 55на вход 27 БМУ 4,При поступлении последней микрокоманды микропрограммы поцается микрона прерываниеБМУ 4 работает следующим образом,Начинается работа с приходом кода операции (начального адреса микропрограммы) на вход 58 БМУ 4 л, а также тактовых импульсов- 4 на входы 48.1-48.1 БМУ 4 соответственно.В исходном состоянии триггерыБМУ 4 находятся в нулевом состоянии,эа исключением триггеров регистра 66микроопераций, обеспечивающих формирование сигналов "Конец командынаВыходе 99,2, обращение к ПЗБ 1 на 15выхоце 102.2, разрешение выдачи кода счетчика 12 команд на выходе 100,4,С приходам тактового импульсана вход 48.2 БМУ 4 происходит запись 20 операция "Конец кома ды" на выход 99.2 лллБМ 4, которая разрешает поступление кода операции оч е р едной команды пр а- граммы на вх од регистра 6 5 ч ер е э к аммутатор 6 7 адреса БМУ 4Адресная часть с чит а н н ой из бл ак а 6 4 памяти микрок ома нды с выходов 9 6 и 9 7 поступает соответственно н а мультиплексор 7 0 и коммута тор 6 7 адреса , Если очередная микрок ама нд а я в- ляется микрок ома ндай линейной последа в а тел ьнос ти, то модификация модифициру емо го разряда адреса кодом лагич е с ких условий н а мультиплексоре 7 0 н е происходит и не пр омодифицир о н а нный р аз ряд ( выход 9 6 блока 6 4 и амяти ) адреса с выхода мул ь типл ек с ар а 7 0 совместно с немодифицир у емыми р а з рядами ( выход 9 7 блока 6 4 памяти) о бразует к од адреса мик р ок ома нды, которьлй, пройдя через коммутатор 6 7 адреса, поступает н а информационный вход регистра 6 5 адреса , В следующем цикле работы БМУ 4 с прихоцом тактаВых импуль с ОВ ьи ь 4 происходит Выборка очередной мик р ок Ома нды из блока 6 4 памяти и запись е е операцион н ой части в регистр 6 6 мик р а операций ,Г.сли очередная микрокаманда является микрокомандой ветвления то при выполнении проверяемого логического условия происходит модификация модифицируемого разряда мультиплексором 70. Промодифициронанный разряд адреса с выхода мультиплексора 70 поступает в младший разряд информационного входа коммутатора 67 адреса и изменяет его значение при наличии соответствующего лагическага условияРассмотрим Функциональное назначе.ние элементов блока 5 прерынания(Фиг. 3),Регистр 104 прерывания предназначен для хранения кода прерывания,Регистр 105 маски предназначен для хранения кода маски.Регистр 106 фиксированного адреса предназначен для хранения фиксиаованного адреса, образуемого н зависимости от источника требующего прерывания и кода маски, Он хранит коды источников прерывания, приведенные в табл. 1.36 1129601 На выходе 125 регистра 06 форин руется сигнал, разрешающий исключение обработанного источника прерывания. Таблица 1 НЕ 121, етий 12 шестой Прерыва точника лемен шифра н еверывание от 1чника о. ика пре чия 2" Прерываниеточника о приори 5 Функцитетного ш в виде та нирование даннфратора можнол, 2,Т а б л и дставит 0 1 Прерывание от "3" ис точника Элеменрой 116,пятый 118и первыйоритетныймер источсигнал нал первый 115, вточетвертый 119, 17 элементы И-НЕ 110 образуют при определяющий н вания, а также ывания.Наличие прерывания "1" в разряде "0" означает наличие прерывания от 0-го источника; " 1" в 1-м (1=1,3) разряде соответствует требованию прерывания от 3-го (2-го, 1-го) ис точника разрешенного соответствующим разрядом регистра маски, те. "1" 1.-го разряда ="1 1. - го разряда и 1-разряда.Первый коммутатор 108 предназначен для управления записью кода прерывания в регистр 104 прерываний.Второй коммутатор 109 предназначен для управления записью кода маски в регистр 105 маски. 15Второй И 111 и третий 112 элементы И предназначены для осуществления управления сбросом источников прерываний после выхода их на обслуживание.ЮДешифратор 107 осуществляет преобразование кода запроса, от которогопоступило требование на прерывание,в сигналы для его исключения.Четвертый 113 и пятый 114 элементы И предназначены для выдачи сигналов, представляющих два разряда фиксированного адреса всегда, кроме момечта выраоотки микрооперации концакоманды в конце микропрограммы, после которой происходит прерываниепрограммы (в этом случае вырабатывается фиксированный адрес "100" навыходах 28, 129 и 130 соответственно). 35Рассмотрим назначение элементовБУО 6 (фиг. 4).Регистр 132 представляет собойдвухразрядный регистр и предназначендля управления коммутатором 9 команд 40и коммутатором 10 адреса, блоком 5прерываний, счетчиком 12 команд через БМУ 4 и триггером 133 разрешенияв различных режимах функционированияу тройства. 45Первый 136 и второй 135 элементы И совместно с элементом ИЛИ 141предназначены для формирования сигналов, обеспечивающих запись информации в регистр 13. 50Г 1 ервый 140 и второй 139 элементы И - НЕ предназначены для управлениятриггером 134 запрета.Третий 137 и четвертый 138 элементы И-НЕ предназначены для управления 55триггером 133 разрешения,Триггер 133 разрешения предназначен для формирования сигнала разрешения обмена информацией (разрешение выдачи информации на группу 34 входов устройства в режиме, когда обмен инициируется внешним устройством подачей сигнала на вход 30).Рассмотрим функциональное назначение элементов коммутатора 8 управляющих сигналов (фиг, 6).Первый магистральный элемент 145 предназначен для выдачи сигнала обращения к ЦОЗБ 3 от БМУ 4 на первую шину 149.Второй магистральный элемент 146 предназначен для выдачи сигнала признака записи первого полуслова в ЦОЗБ 3 на вторую шину 150,Третий магистральный элемент 147 предназначен для выдачи сигнала признака записи второго полуслова в ЦОЗБ 3 на третью шину 151.Рассмотрим функциональное назначе ние элементов блока 7 синхронизации (фиг. 5).Генератор 143 предназначен для формирования четырех последовательностей тактовых импульсов сдвинутых один относительно другого на выходах 48.1-48,4 блока 7 синхронизации соответственно.Триггер 144 предназначен для формирования сигнала запуска генератора 143.Назначение элементов коммутатора 9 команд (фиг, 7) заключается в следующем.Коммутатор 152 предназначен для коммутации кодов счетчика 12 команд и счетчика 13 адреса в зависимости от управляющего сигнала на входе 42.3 коммутатора 9 команд.Блок 153 магистральных элементов предназначен для развязки выхода коммутатора 152 от выхода коммутатора 155 (фиг. 8).Элемент НЕ 154 формирует сигнал блокировки выдачи информации с выхода коммутатора 9 команд.Рассмотрим назначение элементов коммутатора 10 адреса (фиг. 8).Коммутатор 155 предназначен для коммутации кодов, поступающих с входа 26 признака направления обменом устройства и с выхода 44 кода фиксированных адресов блока 5 грерываний.Назначение блока 156 магистральных элементов аналогично назначению блока 153 магистральных элементов коммутатора 9 команд.Генератор 157 нуля предназначен для выработки постоянного нулевого уровня сигнала с последующим дополнением им старших разрядов фиксированных адресов, поступающих с вхо дов 26 и 44 коммутатора 10 адреса.сРассмотрим назначение элементов коммутатора 11 информации (фиг9).Мультиплексор 158 предназначен для коммутации кода, поступающего 1 О с буферного регистра 17 (вход 55 коммутатора 11), кода первого полуслова (вход 56 коммутатора 11) и кода второго полуслова (вход 57 коммутатора) и реализует логическую Функцию 15=Х+Х( +Х" 115 В 42,12 4 бО 55 42 Л 2 16 О 5 Ь Ф 2.12 16 О 5 тгде Ч 15 в - выходной код мультиплексора 158;- код буферного регистра 17/д - код первого полуслова;код второго полуслова;Х 42 - пеРвый РазРяд управляющего 25сигнала, поступающего навход 42,12;выходной сигнал коммутато 16 ора 160, который равен значению сигнала второго раз-ЗОряда входа 42.12 при нулевом значении сигнала натретьем разряде вхо,ца 42.12 и значению сигнала на входе 63 коммутато 35ра 11 при единичном значении сигнала на третьемразряде входа 42;12.Блок 159 магистральных элементов предназначен для выдачи выходного ко 40 да мультиплексора 158 в шину 21 данных.Микропрограммное устройство для управления и обмена данными функционирует в четырех режимах: выполнение45 основной программы; обработка "медленных" прерываний; обработка "быстрых" прерываний; режим "непосредственного" доступа.В режиме выполнения основной про 50 граммы микропрограммное устройство для управления и обмена данными осуществляет управление операционным устройством (операционным блоком) сигналами внешних микроопераций вы 55 даваемых на выход 35 устройства. По ходу выполнения программы могут происходить прерывания и обмены данными с центральным операционным блокома также запись данных в ОЗБ 2 отсвоего операционного блока с входавыхода 33 через шину 21 данных, иосуществляться непосредственныйдоступ к данным ЦОЗБ 3, ОЗБ 2и ПЗБ 1 в режиме "непосредственного"доступа,В исходном состоянии все счетчики, триггеры и регистры устройстванаходятся в исходном (нулевом) состоянии, Исключение составляют триггеры регистра 66 микрооперацийБМУ 4, находящиеся в единичном состоянии и обеспечивающие формированиесигналов "Конец команды" на выходе 99,2, обращение к ПЗБ 1 на выходе 102,2, разрешение выдачи кодасчетчика 12 команд на выходе 100.4(фиг, 2),Работа устройства начинается после подачи на вход 25 устройствасигнала "Пуск. Сигнал "Пуск, поступая на первый вход блока 7 синхронизации и устанавливая триггер 144(фиг, 5) в единичное состояние,включает генератор 143 синхроимпульсов, который начинает формироватьчетыре серии тактовых импульсовРсдвинутых один относительнодругого. Нулевой код счетчика 12команд, пройдя через коммутатор 9 команд (фиг. 7) и шину 22 адреса, посигналу разрешения выдачи кода счетчика с выхода 42,3 БМУ 4 и по нулевому сигналу с выхода 47 БУО 6 (регистр 32 находится в нулевом состоянии) поступает на ПЗБ 1. Нулевойкод счетчика 12 команд соответствуетвыборке нулевой ячейки ПЗБ 1, в которой находится код операции первой ко манды программы, который считываетсяиз ПЗБ 1 по сигналу обращения к ПЗБ 1программы, который считывается изПЗБ 1 по сигналу обращения к ПЗБ 1на выходе 42.8 БМУ 4 и поступаетв шину 21 данных. Код операции пер"вой команды программы с выхода шины 21 данных поступает на вход 58БМУМУ 4. Сигналы, поступающие с выхода 36 и трех групп 40-42 выходовБМУ 4, используются для управленияработой данного устройства. Сигналы выдаются БМУ 4 в соответствиис алгоритмом исполняемых устройством команд, при этом по четвертомутактовому импульсу 4 блок БМЪ 4 выдает сигнал микрооперации с выхо 1129601 42,пов 42.6, который разрешает увеличение счетчика 12 команд а единицу, Тем самым формирует я адрес ячейки ПВБ ", В которой хранится код операции очередной команды и который по окончании микропрограммы предыдущей команды псступает на вход 58 БМУ 4. При этом икропрограмме устройство продолжает функционировать ана- Огичньи сбразом, При вьдаче послед- О нй микрокоманцы программы вьдается микрооперация конца работы с Вьпсода 42. Б"У 4 на второй вход блока 7 синхронизации. Триггер 144 блока 7 (фиг. 5) гереходит в нулевое состоя ние, и устройсгво прекращает работу в данком режиме функционирования,режиме медленных прерываний Во нре я выполнения режима основной работы мог гт поступать требования 2 О прерывания хода основной программы ПО входу 9, Вьгход на выполнение подрОГрамы Обраоотки прерыВания с по - мощью Описываемого режима осуществляется в ко:и е Выполнения очередной 25я иьРсжим Выход;на подпрограмму ОО- работки пр;рывания осуществляется мнкропраграммно за пять циклов рабоус гройства, Одному циклу работы ус:тройстн:. соответствует период работы блока 7 синхронизации, выдающе-О с ОР.О ИЗ ЧЕТЫРЕХ ТВКТОВЫХ ИМПУЛЬ , ОВ " -7 сг,винутых Один ОтносительВс.е прерывания данного режима футКционирования устройства разделе3ы н а ч е тыр е источника : О , 13 " . 3 апр о сы на прерывания и о" туп аю г с Входа 2 9 гр е бов а ний пр е ры- О В аний и обмена устройства и з аписы-. В аю г с я а с и н .ср о н по В р е ги с т р0 4 пр ерш В а ний блока 5 прерываний с фи г , 3 ) . Рзгьсто 105 маски и:еет гри разряда ля ь;аскирования требований на прерывания От источников"2" и 3 .иКрогрограма выхода на прерыва -ние го нулевому и по первому - третьему источи",п,ам с учетом разрешения ст регистра 105 маски выполняется ;ледующим образом.В соответствии с требованиями прерываний, зафиксированных в регистре 104 прерываний (фиг. 3), поступающих на его асинхронные Я-входы установки в единицы с входа 29 требований прерываний и обмена устройссВа, и в соответствии с состоянием регистра 105 маски на выходе элемента И-НЕ 120 вырабатывается сигнал наличия прерывания, а на выходах зле ментов И-НЕ 118 и 119 вырабатывается код номера источника прерывания, Элемент НЕ 121, элемент И 110элементы И-НЕ 115-120 составляют приоритетный шифратор, который с учетом приоритета разрешенного требования прерывания (старший приоритет имеет источник с меньшим номером) на выходах элементов И-НЕ 118 и 119 вырабатывает код номера источника прерывания (при наличии разрешенного требования прерывания на выходе элемента ИНЕ 120 всегда вырабатывается сигнал), В конце каждого такта С, на Втором синхровходе 48,4 блока 5 прерывания указанный код записьгвается в ре - гистр 106 фиксированного адреса, при этом на выходе 128 регистра 106 фиксированного адреса появляется сигнал, который через выход 43 наличия прерывания поступает на второй управляющий вход БУО 6 (фиг. 4),.Перед последним циклом исполнения предыдущей команды (команды, которая в настоящий момент исполняется) на выходе 92 признака конца команды блока 64 памяти БМУ 4 вырабатывается сигнал, по котороиу срабатывает элемент И 136 БУО 6 и сигнал с;.го выхода через элемент ИЛИ 141 поступает на второй вход регистра 132 управления (при этом подразумевается, что сигнал требования обмена на входе 30 требования обмена входа 29 требований прерываний и обменов отсутствует, в противном случае сигналы поступают на оба входа регистра 132 управления и сперВа выгОлняется один из режимов обмена имеющих более старший приоритет) . По окончании сигнала Т с выхода 48.4 слока 7 синхронизации устройство переходит к выполнению последнего цикла предьдущей" команды, в котором помимо сигналов, требующихся по соответствующему алгоритму выполнения данной команды, а также сигналов "Конец команды" на выходе 99.2 в БМУ 4, разрешения вьдачи кода счетчика 12 команд на выходе 42.3 БМУ 4 и обращения ПЗБ 1 на вьпсо - де 42,8 БМУ 4, присущих последнему циклу выполнения любой команды, необходимых для выборки очередного командного слова, вырабатывается так35 43 11296 же единичный сигнал на выходе 47 блока 6 управленчя обменом.Таким образом, в конце выполнения "предыдущей" команды единичный сигнал с выхода 47 БУО 6 блокирует (через элемент НЕ 154 коммутатора 9) выдачу адреса очередной команды с выхода счетчика 12 команд через коммутатор 9 команд на шину 22 адреса и разрешает выдачу фиксированного О адреса с выхода 44 блока 5 прерываний (Фиг. 3) через коммутатор 10 адреса. В этом цикле при любом коде номера источника фиксированный адрес будет иметь значение "001000". 5 В самом младшем разряде данного фиксированного адреса прерывания, определяемого сигналом признака записи в,ОЗБ 2 с выхода 98,6 БМУ 4 (вход 131.2 блока 5) - нуль, два следующих 20 по старшинству разряда, определяемые состоянием выходов элементов И 113 и 114 (фиг. 3), нулевые, так как элементы И 113 и 114 закрыты отсутствием сигнала на входе 131. 1 блока 5 25 прерываний (на входе элемента НЕ 88 БМУ 4 присутствует сигнал "Конец команды"), в следующем по старшинству разряде фиксированного адреса, определяемом единичным состоянием вы- ЗО хода 128 регистра 106 фиксированного адреса - единица, а во всех более старших разрядах фиксированного адреса, определяемых нулевым состоянием выхода генератора 157 нуля (Фиг, 8) - нули. Таким образом, при отсутствии сигнала на выходе 46 БУО 6 и наличии сигнала на выходе 47 БУО 6 коммутатор 10 адреса (фиг, 8) выдает на шину 22 адреса адрес 4 О "001000", по которому в ПЗБ 1 записан код операции микропрограммы выхода на прерывание, который выбирается вместо кода операции очередной команды программы и в следующем 45 цикле начинается исполнение не очередной команды программы, а микропрограммы выхода на подпрограмму обработки прерывания. По тактовому импульсу . в регистр 65 адреса записывается начальный адрес микропрограммы выхода на прерывание, а по 74 в регистр 66 - ее первая микрокоманда. Так как на входах 142.1 и 142,2 отсутствуют единичные сигналы, то по второму входу регистра 132 (фиг. 4) с приходом тактового импульса Т 4 в регистре записывается нулевой сиг 01 44нал, т.е, на выходе 47 БУО 6 - нулевой сигнал, который разрешает прохождение информации с выхода счетчика 12 команд через коммутатор 9команд.Кроме того, БМУ 4 по ь 4 формируетмикрооперацию разрешения выдачи кода счетчика 12 команд на выходе 42,3,Далее начинается первый цикл выполнения микропрограммы выхода напрерывание, начало которого определяется задним фронтом тактового импульса Г .В первом цикле выполнения микропрограммы выхода на прерывание осуществляется запоминание содержимогосчетчика 2 команд (с шины 22 адреса содержимое счетчика 12 командподается на младшие разряды информационного входа буферного регистра 17), являющегося одной частьюстарого слова состояния программы(ССП), и содержимого регистра 105маски с выхода 45 блока 5 прерываний оно подается на старшие разрядыинформационного входа регистра 17),являющегося другой частью старогоССП, в буферный регистр 17. СтароеССП записывается в буферный регистр 7 с приходом на выход 42,11микрооперации управления записьюбуферного регистра 17 по тактовомуимпульсу. В этом же цикле на выходе 89 блока 64 памяти БМУ 4 вырабатывается единичнь 1 й сигнал (с записью начального адреса микропрограммы в регистр 65 адреса по заднемуФронту тактового импульса ), который через элемент ИЛИ 141 БУО 6 поступает на второй вход регистра 132.Первый цикл заканчивается по заданному фронту тактового импульсаформированием на выходе 47 БУО 6 единичного сигнала, а также микроопераций управления коммутатором 11 информации на выходах 42.12 и 42.13и микрооперации обращения ОЗБ 2 навыходе 42,10,Во втором цикле выполнения микропрограммы выхода на прерывание вырабатывается по тактовому импульсу Тмикрооперация признака записив ОЗБ 2 на выходе 42,9 БМУ 4.В ОЗБ 2 производится запись старогоССП по нечетному фиксированному адресу (нечетность определяется наличием микрооперации признака записиОЗБ 2,на выходе 98.6 БМУ 4), приэтом единичный сигнал с выхода 47 БУО б блокирует выдачу содержимого счетчика 12 команд и разрешает выдачу фиксированного адреса с блока 5 прерываний через коммутатор 10 адреса. Кроме того, при наличии сигналов на выходе 47 БУО 6 и на выходе 98.6 БМУ 4 ссвход 131.2 блока 5 пРеРываний) вырабатывается сиг ал на выхо.де элемента И 111, который по окон чании тактового импульса с,1 запоминается в регистре 106 блока 5 прерываний,В третьем цикле выполнения микропрограммы выхода на прерывание произ водится Выборка и установка нового СС. из ячейки ОЗБ 2 с четным фиксированным адресом, для чего в этомцикле микрооперация признака записиз ОЗБна выходе 98,6 БМУ 4 отсутствует, т,е. отсутствует сигнал на входе 131,2 блока 5, участвующий в формиро 11 а 11 ии младшего разряда фиксироВВ 51 наго адреса.В третьем цикле сгдиничный сигнал .25 ла выхоле 4 БУО 6 формируется ана Р 1 Ч я О "; О МУ КЯК ОН форМИрОВЯЛС 51 ВО 11-Ором 15,1 к.1 с 1. Этот сигнал обеспечивает 1 Одлчу фиксированного адреса 1 с 1 п 151 н"у 22 с 1 дреса;1 соотвгзтстВенно (, 11 а с 1 л 11 ес 111 ый ВХОД ОЗБ 52 на ВХОД Обрс 1 Шаг 111 Я КОТОРО ГЛ ПОСТУПаЕТ МИКРООПЕРа пия с Выхзда 42,10 БМУ 4. Новое ССПи" ячейки с чет:1 ьсл фиксированнымадресом ОЗВ 2 через 1 пину 2 1 данных1.ос ту 1111 ет ля информациогьные входычс тчи 1 а 12 команд Р., регистра 105маски На -сответствующем выходегруппь 1 -Р, Выходов БМУ 4 (вход 131,5блока 5 прерываний) выраоатываетсямР 1 крооперадия От которой ло тяктОвому Рг я 1 ульсу ., новое состояние5;. - ;я рсггистза 105 маски заноситсяв него, а 1 о микрооперации с вьпсо1 с 1 4"., г БМУ 4 ПО Р 1 МГ 1 ульсу 1.5 заносит 45 ся в счетчик 12 команд. В этом же цикле по си 1 налу с Выхода 125 регистра 06 по импульсу ,. элемент И 112 формирует игнал, стробирующий делив фратор 10l. На инверсном выходе дешиО фратора 10(, соответствующем исгоч - нику прерь 1 зания, попавшему на Обработку, вь 1 рабатывается нулевой сигнал, когорый сбрасывает тот разряд регистра 104 прерывания, источник которого 5 попал на обработку, Поэтому тольков конце третьего цикла и з р е ги стр а 1 0 4 будет Р 1 сключ е н источник пр е рывания, по которому производитсявыход на подпрограмму обработки прерывания.Учитывая то, что сигнал признакаконца команды на выходе 92 блока 64памяти БМУ 4 вырабатывается до начала цикла,. соответствующего концукоманды, четвертый цикл данной микропрограммы не является концом вьгполнения данной микропрограммы, а являгг ггется холостым , т.е. в четвертомцикле не вырабатывается ни одной микрооперации. Задержка последнего цикла выполнения микропрограммы выходана прерывание на один цикл необходима для исключения поворотного захвата уже попавшего на обработку источника прерывания,В пятом цикле описываемой микропрограммы вырабатываются микрооперации "Конец команды" на выходе 99,2регистра 66 БМУ 4, разрешения выдачисодержимого счетчика 12 команд навыходе 42,3 БМУ 4 и обращения к ИЗБна выходе 42,8 БМУ 4, по которым производится вь 1 борка из ПЗБ 1 первойкоманды подпрограммы обработки преры -вания, действия устройства при выполнении которой соответствуют псрвому из описанных режимов, причемв конце подпрограммы происходит неОстанов устройства, а возврат к праврванной программе. Для этого по соответствующим командам восстанавливается старое ССП, т.е. из соответствующей ячейки ОЗБ 2, адрес которой соответствует нечетному Фиксрованному адресу, выбирается староеССП и заносится в счетчик 12 команди регистр 105 маски, Распределениефиксированных адресов ОЗБ 2 длязапоминания старых ССП г,используются для восстановления их при выходенз подпрограммы обработки прерывания) и хранения новых ССП приведенсв табл 3,Таблица 3 Источник Назначение ячеек Адреса ячеекГ 001000 Новое ССП г: 0 гг Старое ССПНовое ССП 0,01001 0.01010 0 01011 ггг Старое ССПжение табл. 3 001100 Новое ССПСтарое ССПНовое ССПСтарое ССП е 2 в 001101 0,011101 О001111"3" В режиме "быстрых" прерыванийв процессе функционирования устройства возможно прерывание основной программы для приема или передачи информации от других устройств, напримерот центрального процессора гли периФерийных процессоров, с группы 34входов-выходов устройства без обращения к подпрограмме обработки такого прерывания, Реализация такогорежима работы позволяет уменьшитьвремя решения задачи путем быстроймикропрограммной обработки требований прерываний отдельных классовисточников и сократить объемы памятипрограмм за счет исключения подпрограмм обработки этих классов источников. 30Рассмотрим работу устройства приприеме информации с группы 34 входов-выходов,Запрос на обмен поступает с входа 29 требования прерываний и обменов по цепи входа 30 требования обмена на вход элемента И 135 БУО 6,Переход в данный режим Функционирования может быть осуществлен тольков конце выполнения предыдущей команды программы, т.е. разрешающим сигналом является признак конца команды на входе 142.2 БУО 6, т.ена выходе 92 блока 64 памяти БМУ 4 передпоследним циклом выполнения предыдущей команды, при этом нулевоесостояние триггера 134 запрета разрешает срабатывание элемента И 135.В результате сигнал требования обмена с входа 30 через элемент И 135 БОпоступает на первый информационнынвход регистра 132, а через элемент ИЛИ 141 - на второй информационный вход регистра 132. Таким образом, в последнем цикле выполненияпредыдущей команды на выходах 46и 47 БУО б присутствуют единичныесигналы, которые запрещают выдачу содержимого кода счетчика 12 команд через коммутатор 9 команд и разрешают передачу фиксированного адреса с входа 26 устройства.Режим приема информации осуществляется за несколько циклов работы устройства по специальной команде (микропрограммы), хранящейся в ПЗБ 1, по адресу, определяемому кодом на входе 25 устройства и нулями в остальных разрядах адреса, задаваемЫ-. ми с выхода генератора 157 нулей (фиг. 8).По тактовому импульсу Г сигнал с выхода 46 регистра 132 через элемент И-НЕ 137 поступает на инверсный единичный вход триггера 133 разрешения и переводит его в единичное состояние. В результате БУО 6 с выхода 37 сигнализирует о возможности приема информации.С выхода коммутатора 10 адреса на шину 22 адреса поступает фиксированный адрес, определяющий адрес хранения в ПЗБ 1 команды приема информации от внешних устройства. По данному фиксированному адресу происходит выборка начального адреса специальной микропрограммы из ПЗБ 1 через шину 21 данных на вход 58 БМУ 4, так как в конце выполнения любой команды вырабатывается сигнал обращения к ПЗБ 1 для выборки очередной командыКроме того, в последнем цикле выполнения предыдущей команды вырабатываются микрооперации, необходимые для работы по ее алгоритму, по-.сле этого происходит переход к выполнению микропрограммы реализации приема информации. Содержимое счетчика 12 команд в этом цикле не про" двигается, так как сигнал с выхода 47 БУО 6, пройдя через элемент ИЛИ-НЕ 87 в БМУ 4 (фиг. 2), запрещает срабатывание элемента И 80, и микрооперация на выходе 42.6 БМУ 4 отсутствует.1В первом цикле работы устроиствапри выполнении микропрограммы обмена по приему информации происходит выдача содержимого счетчика 13 адре,са с выхода 53 через коммутатор 9 на шину 22 адреса и его запись в буферный регистр 17 по микрооперации управления записью с выхода 42,11БИУ 4 для сохранения состояния прерванной программы. С одного из входов-выходов группы .":4 входов-выходов поступает управляющее слово,определяющее признак записи информации (В ОЗБ 2 или в блок 5 прерываний) и адрес, по которому необходимо осуществить запись "нформации.Данное управляющее слово (адрес ипризнак) через коммутатор 11 информации по соответствующим микрооперацкям с выходов 42,12 и 42,13 БМУ 4поступает на шину 21 данных, и адресзаписывается в счетчик 13 адреса(поэтому во втором цикле выполнения 5данного режима этот адрес определяетадрес ОЗБ 2 или соответствующий регистр с группы 62 адресных входовбокя 5 прерываний). Признак записиинформации (единица или но;.ь старшего разряда управляющего слова) с шины 21 данных поступает ня вход 59Ь 11 У 4 и определяет выбор очередноймикрокоманды для осуществления либозаписи информации в регистры 104, 105блока 5 прерываний, либо в ОЗБ 2,осушеспвляя ветвление микропрограмь,. путем модификации ее адреса напультиплексоре 70 з Б 11 У .4 по соответстзукщему коду логических условий 30с Вьгхода 95 блока о 4 памяти в БмуС целью исключения Возможности повторного обслуживания поступившегозапрося ца прием и; формации форми -руется микрооперяция на Выходе 99,1группь. ч 0 выходов Г 11 У 4, которая потактовому импульсу устанавливает1 риггер 134 запрстя БУО б В единичное состояние. В данном цикле рабо-.гы микрооперации обращения к ПЗБ 1 10и ОЗБ 2 не формируются. После выполнения первого цикла Выполнениямикропрограммы осуществляется пер. -ход к Выполнению одной из мккрокомя д второго цикла,ВО Втором цикле работы Устрокстзяпроисходит запись информации либоз регистры 104, 105 блока 5 прерываний по одной микрокоманде, либоз ОЗБ 2 - по другой,50В случае записи информяции в ров,гкстры блока 5 прерываний например,оп центрального процессора в режимеотладкк программ с шины 22 адресана группу б 2 адресных Входов бло- ука 5 прерываний (фиг. 3) выдаетсяиз счетчика 13 адреса код номерарегистров (регистра 104 прерываний и регистра 105 маски). Например, если необходимо записать кнформацю в регистр 104 прерыва 1".Ий, код адреса может иметь вид 10. При необходимости записать информацию В регистр 105 маски код адрес: может быть01, Когда необходимо записать информацию з оба регис тра код имеет вид 11. С группы 34 Входозвыходов устройства информация коммутатор 11 подается ца шину 21 даннь,х .1 с нее на информационные входы регистра 10 ч прерываний и регистра 105 маски блока 5 прерываний, при этом ня группе 41 выходов БКУ Формируются соответствующие микро- операции записи В регистры 104 к 105, запись информации в которые произВодится по тактоВОМУ импульсу в зависимости от кодов ца входе 62 блока 5 прерываний.На выход 36 устройства выдается сигнал конца обмена для исключения требования обмена с входа 29 устройства Кроме тогоцанный сигнал поступает на вход элемента И-НЕ ";38 БУО б и с приходом тактового импульса происходит обнуление тркг - гера 133 рязрешенкя, после чего прекращается подача информгции Вцеппним устройствам на группу 3- входов-выхоцов устройства.При вь;полнении другой микрокомандь (в зависимости от ветвлеия микропрограммы) во втором цикле работы производится запись информациив ОЗБ 2 В этом случае содержимое счетчика 13 адреса через коммутатор 9 поступает на шкну 22 адреса и с нее нг адресный вход ОЗБ 2, С Выходов 42.9 и 42,10 БИУ 4 выдаются микрооперяции признака записи к обращения ОЗБ 2 соответственно, 11 нформяция с группь 1 34 зходоз-выходов устройства поступает на вход-выход ОЗБ через коммутатор 11 и 1 пкну 2 1 удянньж, Ня выход 36, как и при гыполнеции Второго цикля Выдяется микрооперя ия конца обмена и с приходом импульса п триггер 133 разрешения БУС о устанавливается в нулевое состонкие, после чего проксходит прекращение выдачи внешним устройствам информации на группу 34 Входов-вьп;:одов устройства и снятие сигналя запроса с входа 29 устройстгя - устрой"ство переходит в третий цикл работы в рассматриваемом режиме.В третьем цикле с выходов 42.12 и 42,13 БМУ 4 выдаются соответствующие микрооперации, по которым содержимое буферного регистра 17 (запомненное состояние счетчика 13 адреса на время "быстрого" прерывания кода программы) передается через коммутатор 11 на шину 21 данных. По тактово му импульсуБМУ 4 на выходе 42.5 формирует микрооперацию, по которой происходит восстановление счетчика 13 адреса, после чего происходит переход к выполнению последнего: четвертого цикла выполнения данного режима.В четвертом цикле работы устройства формируются микрооперации "Конец команды" на выходе 99,2 груп. пы 40 выходов БМУ 4, продвижения со держимого счетчика 12 команд на выходе 42.6 БМУ 4 и обращения к ПЗБ 1 на выходе 42.8 БМУ 4, по которым осуществляется передача содержимого счетчика 12 команд через коммутатор 9 на шину 22 адреса, выборка очередного кода операции прерываний программы с выхода ПЗБ 1 через шину 21 данных и занесение его в регистр 65 адреса БМУ 4. По микрооперации 1 Конец команды 1 с приходом тактового импульса Тчерез элемент И-НЕ 140 осуществляется приведение в исходное (нулевое) состояние триггера 134 запрета. Далее микро -35 программное устройство для управления и обмена данными функционирует так же,как и в режиме выполнения основной программы.В рассматриваемом режиме обмена40 при выдаче информации из данного уст ройства в другие устройство работает следующим образом. Выход на режим выполнения команды45 передачи информации осуществляется аналогично выходу на выполнение команды приема информации. Однако код на входе 26 устройства идентифицирует выборку кода операции выработкой50 соответствующего фиксированного адреса, по которому в ПЗБ 1 хранится данный код операции, определяющий начальный адрес микропрограммы передачи информации,Выполнение команды передачи информации происходит за пять циклов, при этом выдача информации может производиться как из ОЗБ 2, так и из ПЗБ 1. Первый цикл выполнения. команды выдачи информации осуществляется аналогично описанному при выполнении данного режима, при этом вырабатываются следующие сигналы (микрооперации):сигнал на выходе 99.1 группы 40 выходов БМУ 4, по которому включается триггер 134 запрета, блокирующий восприятие повторного запроса требования обмена на протяжении всего выполнения данного режима (новое требование обмена с входа 30 восприни-. мается только после выполнения данной команды); сигналы ка выходах 46 и 47 БУО 6, которые разрешают выдачу содержимого счетчика 13 адреса через коммутатор 9 и шину 22 адреса на информационный вход буферного регистра 17 и запись информации в него по микрооперации на выходе 42.11 БМУ 4; микрооперации на выходах 42.12 и 42,13 БМУ 4, по которым с соответствующего входа группы 34 входов-выходов устройства управляющее слово через коммутатор 11 передается на шину 21 данных; микрооперация управления записью информации в счетчик 13 адреса на выходе 42.5 БМУ 4 для записи адреса ячейки ОЗБ 2 и ПЗБ 1 в счетчик 13 адреса, поступающего с шины 21 данных; при этом кодом логического условия с выхода 95 блока 64 памяти БМУ 4 (фиг, 2) производится анализ признака, указывающего на вид памяти - ОЗБ 2 или ПЗБ 1, откуда, считывается информация (данный признак находится в старшем разряде управляющего слова, поступающего на группу 34 входов-выходов устройства), и осуществляется в зависимости от признака модификация )сигналом с входа 59) адреса мультиплексором 70 БМУ 40 указывающего адрес микрокоманды для выполнения второго цикла данной микропрограммы.Во втором цикле выполнения данного режима, например при чтении заданной ячейки ПЗБ 1, производится выработка следующих управляющих сигналов: нулевой сигнал на выходе 47 БУО 6, который разрешает прохождение содержимого счетчика 13 адреса через коммутатор 9 на адресные входы ОЗБ 2 и ПЗБ 1; микрооперация обращения ПЗБ 1 на выходе 42.8 БМУ 4 и микро- операция управления записью информации в регистр 16 выдачи на выходе 42.2 БМУ 4, в результате чего в регистр 16 выдачи происходит записьс пятым и шестым входами коммутатора управляющих сигналов, первый выход которого соединен с первым управляющим входом центрального запоминающего блока, второй управляющий вход которого соединен с вторым и третьим выходами коммутатора управляющих сигналов, выход счетчика выборки, кроме младшего разряда, соединен с входом третьего блока магистральных элементов, младший разряд шины адреса соединен с четвертым информационным входом блока микропрограммного управления и с третьим управляющим входом коммутатора информации, причем блок управления обменом содержит элементы И, элемент ИЛИ, регистр, триггер разрешения и триггер запрета, элементы И-НЕ, первый вход синхронизации блока соединен с первыми входами первого, второго и третьего элементов И-НЕ, второй вход синхронизации блока соединен с первым входом четвертого элемента И-НЕ и входом синхронизации регистра, первый вход группы входов микроопераций блока соединен с первым входом элемента ИЛИ, второй вход - с первыми входами первого и второго элементов И, третий и четвертый входы - с вторыми входами первого и второго элементов И-НЕ,.первый и второй управляющие входы блока соединены соответственно с вторыми входами четвертого элемента И-НЕ и первого элемента И, выход которого соединен с вторым входом элемента ИЛИ, информационный вход блока соединен с вторым входом второго элемента И, выход которого соединен с третьим входом элемента ИЛИ и первым информационным входом регистра, выход элемента ИЛИ соединен с вторым информационным входом регистра. первый яыхоп которого является первым выходом блока, второй выход регистра соединен с вторым входом третьего элемента И-НЕ и вторым выходом блока управления обменом, выходы третьего и четвертого элементов И-НЕ соединены соответственно с инверсными единичным и нулевым входами триггера разрешения, выход которого является третьим выходом блока, выходы первого и второго элементов И-.НЕ соединенысоответственно с инверсными единичным и нулевым входами триггера запрета, выход которого соединен с третьим входом второго элемента И. 2. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что блок микро программного управления содержит блок памяти микрокоманд, регистр адреса, первый коммутатор, второй коммутатор, коммутатор адреса, мультиплексорлогических условий, четырнадцать элементов И, два элемента И-НЕ, элемент .ИЛИ-НЕ, элемент НЕ и регистр микроопераций, причем первый информационный вход блока . микропрограммного управления соединен с первым информационным входом мультиплексора логических условий, первый управляющий разряд первого информационного входа блока микропрограммного управления соединен с первым входом первого элемента И-НЕ, второй и третий управляющие разряды первого информационного входа блока микропрограммного управления соединены соответственно с первым и вторым информационным входами первого коммутатора, четвертый и пятый управляющие разряды первого информационного входа блока микро- . программного управления соединены соответственно с первым и вторым информационными входами второго коммутатора, второй информационный вход блока микропрограммного управления соединен с первым информационным входом коммутатора адреса, выход которого соединен с информационным входом регистра адреса, третий информационный и первый управляющий входы блока микропрограммного управления соединены соответственно с вто рым информационным входом мультиплексора логических условий и первым входом элемента ИЛИ-НЕ, второй управляющий вход блока микропрограммного управления соединен с инверсным входом второго элемента И-НЕ, выход которого соединен с первым входом первого элемента И, первыйвход синхронизации блока микропрограммного управления соединен с первыми входами второго и третьего элементов И, второй вход синхронизации блока микропрограммного управления соединен с вторым входом первого элемента И, выход которогосоединен с входом синхронизации регистра адреса, третий вход синхронизации блока микропрограммного управления соединен с первыми входами четвертого, пятого и шестого элементов И, четвертый вход синхронизациилинформации искомой ячейку ПЗБ 1;микрооперация "Конец обмена " на выходе 36 устройства, пс которой с приходом тактового импульсаустанавливается в исходное (нулевое) состояние триггер 133 разре 1 пения БУО 6 ина выходе 37 устройства снимаетсясигнал, по которому вненее устройство прекращает подачу управляющегослона на группу 34 входов-выходовустройства. По сигналу Конец обмена " с выхода 36 устройства исключается требование обмена, поступающее на вход 30 группы 29 входов устройства,15Выполнение второго цикла во время чтения содержимого требуемойячейки ОЗБ 2 отличается тем, что,вместо микрооперации обращения ПЗБна выходе 42,8 БМУ 4 вырабатываетсямикросперация обращения ОЗБ 2 на выходе 42.10 БМУ 4, по которой происходит выборка содержимого искомойячейки ОЗБ 2.Затем происходит переход к выполнению третьего цикла выполнения микропрограммы выдачи информации внешнему устройству. Для этого формируется микт) эперация на вьгхсде 42.14БМУ 4, ггс которой содержимое регист- ЗОра 16 через первый блок 18 магист -Гальных з:ементсв и цет)альную нину 23 данных псступает на группу 34ВХОДОВ-ВЬГХ),ч,СВс 1 слее 1 Ос 1 схоцит пеРехоД к выпОлнению чеглертого и пятого циклов данНой МИКрспвСГСа:ГсЫ.Четв е 1) ый и пятый циклы выполняются аналогично выполне 1 Ню ссс Ветственнс третьеГО и "етвертсГО циклОВ 4 с МКР ОПР ОГР аМЫ ПТИ ЕМс ИнфсПМаИИ От ввергНх устрсйсв ":е, в четвертом цикле вырабатываются микрооперац 1:и на выходах 2.12 .; 22.13 БМУ 4, 1:о которым содержимое буферного рс.гистра 17 через кок 1 утатор 11 шину 2 данньгх поступает нз. информацисннь."й вход счетчика 13 адгеса, В который оно ,старое содержимое счетчика 13 адреса) записывается пс микросперации на вьлОде 42. ) БМУ 4,В пятом Икле производится выра.ч ботка микроопераций на выходе 99 группы 40 выходов БМУ 4, на выходе 42,6 БМУ 4 и выходе 42.8 БМУ 4 по которым переводится в исходное состояние триггер 134 запрета, ыбирается очередная команда программь; из ПЗБ 1 и осуществляется продвижение счетчика 12 команд на единиц,. Далее происходит выполнение прерванной прораммы.В режиме непосредствелногс доступа устрой.",; во переходит из р=жима выполнения основной программы, когда пс х. Цу выполнения основной программы грсисхсдит выборка из ПЗБ 1 команды непосредственного доступа (НД), Пс команде НД устройство сигнализирует внешнему устройству - центральному процессор; на своем выходе 38 с том, что оно требует обмена данными в режиме непосредственного доступа между ЦОЗБ 3 и ОЗБ 2 или ПЗБ 1, причем непосредственный доступ к ПОЗБ 3 возможен как при передаче данных из ПОЗБ ."; в ОЗБ 2 так и при их передаче из ОЗБ 2 и ПЗБ 1 в 11 ОЗБ 3. 1 ос:е выдач а выход 38 устройства си 1 нала о требовании непосредственного доступа к ЦОЗБ 3 гликрслрграммнос устрсйствО для управления 1. Обмен:. пере).одит в режим ожидания прихода сиг а) а логического условия с входа 27 устройства, который разрешает ;обственно непосредственный дссгуп. Кома де . ПД в сснсВ нси г 1 р 01 рамме пр ед гдестнуют следующие команды загрузки (настройки) счетчиков устройства для выборки и записи данных в блоки памяги; команда загрузки счетчика 14 выки команда загрузки етчика 15 цг клсв; сманда загрузки счетика 13 адрес а. 11 о данкьм командам может производи Гься загру )ке счетчиков информаеи - ей как ;з 11 ЗБ 1, так и ОЗБВ таб " 4 и ) пока.1 аны циклы выполнегя команд загрузки предлагаемого устройства из ПЗБ 1 и ОЗБ 2 состве"; -СТВЕ 11 НСНаименование информации ПЗБ 1Номера ячеекПЗБ 1 1+ 1 Загрузка счетчика 14выборки КОП 1 + 2 Начальный адрес ЦОЗБ 3 Загрузка счетчика 15циклов Код дополнения содержимогосчетчика 15 до числа полуслоев обмена Загрузка счетчика 13адреса Начальный адрес ОЗБ 2 Непосредственныйдоступ Наименованиекоманды КОП НаименованиеинформацииПЗБ 1 Содержимоесчетчика 13 адреса+ 2 1 + 1 Код дополнения КОП содержимого счетчика 15 мых полусловНомераячеекПЗБ 1 НаименованиеинформацииОЗБ 2, выбирамой по счетчику 13 адреса циклов до чис - ла обмениваеТаблицами Таблица 5 Загрузка счетчика 14 выборкиЗагрузка счетчика 15 циклов Загрузка счетчика 13 адреса НепосредственныйдоступРассмотрим выполнение команды загрузки счетчика 14 выборки в соответствии с табл, 4,. Б конце выполнения предыдущей команды код операции команды загрузки счетчика 14 выборки 5 поступает ча регистр 65 адреса БМУ 4 (фиг. 2). По тактовсму импульсу в регистр 66 записывается первая микрокоманда и начинаетсг первый цикл выполнения команды загрузки счетчика 14 выборки, в котором формируются следующие микрооперации: продвижения содержимого счетчика 12 команд на выходе 42,6 БМУ 4; разрешения выдачи кода счетчика 12 команд на выхо де 42.3 БМУ 4; обращения к ПЗБ 1 на выходе 42,8 БМУ 4; управления записью информации счетчика 14 выборки на выходе 42.21 БМУ 4, по которой производится запись информации, по О ступившей на информационный вход счетчика 14 выборки.По данным микрооперациям счетчиком 12 команд формируется адрес ячейки ПЗБ 1, в которой находится необходимая информация для загрузки счетчика 14 выборки, при этом информация, считанная из ПЗБ 1, через шиу 21 1дацньгх поступает на информационный вход счетчика 14 выборки и заломиа в ЗОется в цем.Второй цкл выпог:неив даннойкоманды является последним, поэтомв нем вырабатываются микрооперации,грисушие последнему циклу выполнеия Злюбой команды, обеспечивающие выборку очередного командного слова.Выполнение команг; загрузки счетчика 15 циклов и счетчика 13 адресапроисходит аналогично выполнению 40команды загрузки счетчика 14 выбор-.ки по соответствующим для ых микрооперациям на выходах. БМУ 4,Рассмотрим выполнение команды загрузки счетчика 15 циклов ицформа 11- 45ей, хранящейся в ОЗБ 2, в соответствии с табл. 5. Выпог:неие данной команды аналогично выполнению команды загрузки счетчика 15 ииклов информацией, хранящейся в ПЗБ 1, однако 50 в первом цикле вырабатывается микро- , операция обращения к ОЗБ 2 на выходе 42.10 БМУ 4 вместо обращения к ПЗБ 1 на выходе 42,8 БМУ 4, Микрооперация на выходе 42,3 БМУ 4 обеспезчивает подачу на выход коиутатора 9 команд содержимого счетчика 13 адреса, а не с.четчика 12 команд. Вместо микрооперации 42,6 продвижениясчетчика 12 команд БМУ 4 вырабать;жает микрооперацию 42.4 продвижениясчетчика 13 адреса.Аналогичным образом производитсязагрузка счетчика 14 выборки и с-, тчика 13 адреса , При реализации псдпрограммы в соответствии с табл. 5необходимо загрузку счетчика 13адреса осуществлять только после загрузки счетчиков выборки 1- и циклов ,5.Таким образом, после загрузкисчетчиков выполняется команда непосредственного доступа, Команды НД;.огут бьть следующего вида: НД 1 - передача данных из ПЗБ 1 в ПОЗБ 3;НД 2 - передача данных из ОЗБ 2в ЦОЗБ 3; НДЗ - передача данных иэЦОЗБ 3 в ОЗБ 2,Каждой команде НД соответствуетопределелая микрогрограмма, котораяреализуется блоком микропрограммногоуправления.Рассмотрим выполнение команды НД 2,осуществляющей передачу данныхиз ОЗБ 2 в ЦОЗБ 3. форма- "лова дацых ЦОЗБ 3 равен двум форматамслов ОЗБ 2, которые можно назватьпол,словами, в ячейке СЗБ 2 хранит -ся одно полуслово. Б яч:йк ЦОЗБ 3находятся дца полуслова формата дацць 1 х ОЗБ 2,Код операции (начальцый адресмикропрограммы НД 2) записывается врегистр о 5 адреса БМУ 4 фиг. 2).С приходом на вход синхронизации регистра 66 микроопераций тактовогоимпульсав регистр бб записывается первая микрокоманда микропрограм-мы Н,2, На выходе 101.6 ре:истра 66формируется микрооперавия требованиянепосредственного доступа, котораяпоступает на выход 38 устройства.После этого устройство готово к передаче данных из ОЗБ 2 в ЦОЗБ 3. Б регистр 65 адреса эаписывае".ся адресэтой же первой ми,рокоманды, которыйсчитывается иэ блока 64 памятиБ регистр 65 адреса записываетсяадрес первой микрокомгды до тех пор,пока с входа 21 устройства не поступит сигнал логического условия, указывающий ца то, что внешнее устройство предоставляет ЦОЗБ 3 для прямогодоступа от предлагаемого устройства,Адрес микрокоманды модифицируетсяи в регистр 65 адреса записываетсяадрес следующей второй микрокоманды. В результате записи второй микрокоманды в регистр бб формируются следующие микрооперации, осуществляющие передачу данных из ОЗБ 2 в ЦОЗБ 3: 5 обращения к ОЗБ 2 на выходе 42,10 БМУ; управления записью информации в регистр 16 выдачи на выходе 4.2 БМУ 4; управления блоками магистральных элементов 18, 19 и 20 на выхо дах 42.14, 42.15 и 42.24 БМУ 4 соответственно; управления коммутатором 8 на выходе 42,18; микрооперация на первом выходе группы 102 выходов регистра 66 микроопераций БМУ 4; 15 продвижения содержимого счет иков 13, 14 и 15 на выходах 42.4, 42.20 и 42,22 БМУ 4 соответственно; микро- операция на выходе. 102.8 группы 102 выходов регистра 66 микроопераций; 20 обращения к ЦОЗБ 3 на выходе 4,16 БМУ 4; поочередно микрооперации записи старшего и младшего полуслов в ЦОЗБ 3 на выходах 42,17 и 42.19 БМУ 4 соответственно, 2.5В результате поступления единичного сигнала на прямой вход элемента И-НЕ 85 и нулевого сигнала (выход 54 переполнения счетчика 15 циклов находится в нулевом состоянии) 3 О на инверсный вход элемента И-НЕ 85 на выходе последнего формируется нулевой сигнал, который блокирует прохождение тактовых импульсов 1 через элемент И 84. Поэтому в регистр 65 не записывается адрес очередной микрокоманды, Адрес следующей микрокоманды записывается в регистр 65 после окончания передачи данных по сигналу переполнения счет О чика 15 циклов.Микрооперации, формируемые на группе 42 выходов, управляют записью полуслов из ОЗБ 2 в ЦОЗБ 3. Адресация ячеек ОЗБ 2 производится после довательным увеличением содержимого счетчика 13 адреса. Значение младшего разряда кода счетчика 13 адреса через коммутатор 9 и шину 22 (выход 63) поступает на вход 63 БМУ 4. Сигнал с входа 63 БМУ 4 поступает на прямой и инверсный входы элементов И 71 и 72 соответственно. Если в счетчике 13 адреса записан нечетный адрес ячейки (значение младшего разряда раво единице), то с приходом тактового импульса 7 на вход элемента И 72 на выходе 100,13 группы 42 выходов БМУ 4 (выход 42.19)формируется единичный сигнал, поступающий через коммутатор 8 на выход 51 коммутатора. В результатеполуслово из ячейки с нечетным адресом записывается по импульсу тв регистр 16 выдачи, а по тактовомуимпульсу Тз через вход-выход 39.2,в ЦОЗБ 3. Адрес ячейки ЦОЗБ 3 определяется счетчиком 14 выборки, Разрядность счетчика 14 выборки определенатаким образом, что младший его разряд не поступает на адресный входЦОЗБ 3, Это позволяет сохранять адрес ячейки ЦОЗБ 3 в счетчике 14 выборки в течение двух циклов работы,т.е. записывать полуслова из ОЗБ 2по одному адресу - четному или нечетному, в зависимости от того, какойбыл загружен первоначальный адресв счетчик 14 выборки. Например, первоначальный адрес, записанный в счетчик 14, равен "00000". Увеличениесодержимого счетчика не приводитк изменению адреса ячейки ЦОЗБ 3,так как код равен "00001", Первыйразряд равен "1, остальные четыреразряда сохраняют значение "0. Таким образом, по адресу "0000" запи -сывается два полуслова. В последующем код счетчика 14 равен "00010"и полуслова записываются в ячейкус адресом "0001",Продвижение содержимых счетчиков 13, 14 и 15 осуществляется последовательно в каждом цикле. За счетэтого, данные считываются из ячеек ОЗБ 2 с четными и нечетными номерами и по сигналам с выходов 100.12и 100.13 элементов И 71 и 72 БМУ 4(выходы 42.17 и 42.19 БМУ 4) записываются последовательно в старшиеи младшие части ячеек ЦОЗБ 3. В каждую ячейку ЦОЗБ 3 записываются дваполуслова данных из четной и нечетной ячейки ОЗБ 2. После передачиданных (записи в ЦОЗБ 3) счетчиком 15 циклов вырабатывается сигналпереполнения, который поступает навход 54 БМУ 4 и разблокирует прохождение тактовых импульсов 1 черезэлемент И 84 на вход синхронизациирегистра 65 адреса. В результате,в регистр 65 адреса записан адресследующей микрокоманды, микрооперации которой присущи концу выполнениялюбой команды, по которым происходит выборка очередной команды проропрограммы выхода на подпрограммы обработки медленных прерываний, или микропрограммы непосредственного доступа реализован не через вмешательство в адресацию блока 64 микро программной памяти, как в известных устройствах, а через адресацию ПЗБ 1 с введением соответствующих команд в систему команд с использованием аппарата фиксированных адресов, необходимого для реализации запоминания старого и выборки нового ССП. Это позволяет также организовать проверку, например, режимов выхода на прерывание методом расширения прове ряемого оборудования, т.е. и-оверяется сначала ядро - сама микропрограмма выхода на прерывание, а затем включается в проверку и оборудовайие блока 5 прерывания. ЮКроме того, организация программной записи не только в регистр 105 маски, но и в регистр 104 прерываний позволяет при отключенных источниках, вызывающих требования прерывания (и подключенных источниках, но находящихся в пассивном режиме - выключенных), производить проверку правильности реакции устройства на тре- бования прерывания,Правильность реакции на требования прерывания производится по следующему алгоритму: проверка без выхода на прерывания для всех возможных комбинаций сигналов на выходах регистров 104 и 105 (например, содержимое регистра 104 - нулевое, содержимое регистра 105 - единицы во всех разрядах, или организация "бегущей" единицы, исключая разряд для нулевого источника, в регистре 04 и "бегу.щего нуля для соответствующих разрядов регистра 105 маски); проверка правильности приоритетов при выходе на прерывания поочередно, начиная со старшего приоритета (содержимое регистра 104 равно "1111", содержимое регистра 105 - "111") до младшего (содержимое регистра 104 равно"0001";Таким образом, структура предлагаемого устройства, его блоки и связи обеспечивают возможность полной проверки его оборудования без включения в объемы ПЗБ программы тестовых проверок, что дополнительно увеличивает надежность его работы.1129601 блока микропрограммного управления соединен с первыми входами седьмого- четырнадцатого элементов И, с вто рым входом первого элемента И-НЕ и входом синхронизации регистра микроопераций, первый, второй и третий выходы которого соединены соответственно с первым, вторым управляющими выходами и первой группой выходов микроопераций блока микропрограммного управления, четвертый выход регистра микроопераций соединен с прямым и инверсным управляющими входами коммутатора адреса, первой группой выходов микроопераций блока микропрограммного управления и элементом НЕ, выход которого соединен с второй группой выходов микроопераций блока микропрограммного управления, пятый выход регистра микроопераций соединен с вторым входом элемента ИЛИ-НЙ, выход которого соединен с вторым входом восьмого элемента И, шестой - девятый выходы регистра микроопераций соединены с второй группой выходов микроопераций блока микропрограммного управления, десятый выход регистра микроопераций соединен с второй группой выходов микроопераций блока микропрограммного управления и вторым входом шестого элемента И, одиннадцатый - пятнадцатый выходы регистра микроопераций соединены соответственно с вторыми входами второго, седьмого, девятого,.десятого и третьего эле ментов И, шестнадцатый выход регистра микроопераций соединен с третьим вхоцом восьмого элемента И и третьей группой выходов микроопераций блока микропрограммного управления, первый выход группы выходов регистра микроопераций соединен с вторыми входами четвертого и пятого элементов И, второй - пятый выходы группы выходов регистра микроопераций соединены соответственно с вторыми входами одиннадцатого - четырнадцатого элементов И, шестой и 1Изобретение относится к вычислительной технике и мошет найти приме., нение при построений периферийных седьмой выходы группы выходов регистра микроопераций соединены соответственно с прямым входом второго элемента И-НЕ и третьим входомпервого элемента И-НЕ, восьмой выходгруппы выходов регистра микроопараций соединен с первыми управляющими .входами первого и второго коммутаторов, девятый выход группы выходоврегистра микроопераций соединен с вторыми управляющими входами первого и второго коммутаторов, выход регистра адреса соединен с входомблока памяти микрокоманд, первый и второй выходы которого соединеныс первой группой выходов микроопераций блока микропрограммного управления, второй выход блока памятимикрокоманд, кроме того, соединенс первым входом регистра микроопераций, третий - шестой выходы блокапамяти микрокоманд соединены соответственно с вторым - пятым входами регистра микроопераций, седьмой и восьмой выходы блока памяти микрокомандсоединены соответственно с управляющим и третьим информационным входамимультиплексора логических условий,выход модифицируемого разряда адресакоторого соединен с входом модифицируемого разряда адреса второго информационного входа коммутатора адреса,девятый выход блока памяти микрокоманд соединен с входом немодифицируемых разрядов адреса второго информационного входа коммутатора адреса,четвертый информационный вход блока микропрограммного управления соединен с инверсным и прямым входамичетвертого, пятого элементов И соответственно, семнадцатый - двадцатьчетвертый выходы регистра микроопераций, выходы второго - четырнадцатого элементов И, выход первого элемента И-НЕ, выходы первого и второгокоммутаторов соединены с третьей группой выходов микроопераций блокамикропрограммного управления. 2процессоров иерархических вычислительных систем в качестве устройств управления и обмена данными.ал орректор Н. Корол Тираж 698 По ственного комитета ССС изобретений и открыти-35, Раушская наб., д, д филиал ППП "Патент Заказ 9 ч 53/38 ВНИИПИ Гос по д 1 13035, Москв11296 Известно микропрограммное устройство сопряжения, содержащее блок управления, регистры, блок синхронизации, коммутатор, счетчик 1.Недостатком указанного устройства являются ограниченные функциональные возможности, обусловленные тем, что устройство. позволяет вести обмен информацией только с одним источником. 10Наиболее близким к предлагаемому по технической сущности и достигаемому результату является устройство для сопряжения цифровой вычислительной машины с периферийными устройст вами, содержащее блок усилителей сигналов связи с цифровой вычислительной машиной, группа входов-выходов которого соединена с первой группой входов-выходов устройства, блок уси лителей сигналов связи с периферийчыми устройствами, группа входов-выходов которого соединена с второй группой входов-выходов устройства, дешифратор, первый и второй выходы 25 которого соединены соответственно с первыми входами блока управления обменом и сдвиговэго регистра, первый и второй коммутаторы, блок вьдачн прерывания, блок формирования четнос З 0 ти, первый и второй триггеры, причем первый вход дешифратора соединен с первым выходом блока усилителей сигналов связи с цифровой вычислительной машиной, первый вход и второй, третий и четвертый выходы кото. рого соединены соответственно с первым выходом и вторым входом блока управления обменом и первыми входами первого и второго триггеров, третий 40 вход блока управления обменом и первые входы первого коммутатора и блока выдачи прерывания соединены с первым вьмодом блока усилителей сигналов связи с периферийными устройствами, второй выход которого соединен с вторым входом первого коммутатора и четвертым входом блока управления обменом, вторым выходом соединенного с вторым входом сдвигового регистра, первый выход которого соединен с первым входом блока формирования четности, выход которого соединен с первым входом блока усилителей сигналов связи с периферийными устройствами, третий вьмод которого соединен с вторым входом блока формирования четности и пятым входом блока 01 ауправления обменом, второй и третий входы - соответственно с третьими четвертым выходами блока управле 1129601осуществлять только функции непосредственного обмена данными между центральным и периферийными процессорами,Для реализации функции управления обработкой данных в устройстводолжны быть введены специальныетехнические средства, однако ониотсутствуют, Это не позволяет гибкоперераспределять средства и ресурсысистемы в целом, Невозможность. реализации с помощью известного устройства сложных функций управленияне позволяет инициировать проверкуфункционирования устройства, а также осуществлять обработку прерываний различных классов. 1 О 15 Цель изобретения - увеличениескорости обмена данными и расширениеобласти применения устройства путем20осуществления буферизации транслируемых данных и реализации алгоритмов обмена с помощью аппаратно-микропрограммных средств.Поставленная цель достигается тем,25 что в микропрограммное устроиство для управления и обмена данными, содержащее коммутатор команд, коммутатор адреса, блок управлейия обменом, блок прерываний, регистр выдачи, буферный регистр, шину адреса, шину данных, причем информационный вход регистра выдачи, группы входов кода прерываний и кода маски блока прерываний через шину данных соединены с входомвькодом периферийного устройства, а З 5 первая группа информационных входов коммутатора адреса образует вход признака направления обменом устройства, группа информационных входов блока прерываний образует вход тре бования прерываний и обмена устройства, вторая группа информационных входов коммутатора адреса соединена с группой информационньгх вькодов блока прерываний, первый выход блока 45 управления обменом соединен с входом признака фиксированного адрес.а блока прерываний и с разрешающими входами коммутаторов команд и адреса, группы выходов которых через шину адреса 5 О соединены с соответствующей группой ,входов младших разрядов буферного регистра, входы старших разрядов которого соединены с группой вькодов маскирующих разрядов блока прерываний, группа адресных входов которого через шину адреса соединена с группой соответствующих выходов ком мутаторов адреса и команд, выход наличия прерываний блока прерываний соединен с входом прерывания блока управления обменом, вход требования обмена которого входит в группу входов гребования прерываний и обмена устройства, второй выход блока управ ления обменом соединен с входом выборки коммутатора адреса, третий выход блока управления обменом является выходом разрешения обмена устройства, введены постоянный запоминающий блок команд, оперативный запоминающий блок, центральный оперативный запоминающий блок, блокмикропрограммного управления, блок синхронизации, коммутатор управляющих сигналов, коммутатор информации, счетчик команд, счетчик адреса, счетчик выборки, счетчик циклов, три блока магистральньк элементов, центральная шина адреса и центральная шина данньк, причем первый информационный вход блока микропрограммного управления образует вход логических условий устройства, группа информационных выходов коммутатора информации, постоянного запоминающего блока команд, информационных входов-выходов оперативного запоминающего блока, информационных входов счетчиков команд, адреса, . выборки и циклов, вторая группа информационных входов и третий информационный вход блока микропрограммного управления через шину данных соединены с входами-выходами периферийного устройства, первая группа вькодов блока микропрограммного управления образует выход внешних микроопераций устройства, первая и вторая группы информационных входов-выходов центрального оперативного запоминающего блока, первая группа информационных входов коммутатора информации и соединенная с ней группа выходов первого блока магистральных элементов, вторая группа информационных входов коммутатора информации и соединенная с ней группа выходов второго блока магистральных элементов через центральную шину данных соединены с входом-выходом центрального процессора, группа адресных входов центрального оперативного запоминающе о блока через центральную шину адреса соединена с группой выходов третьего блока магистральных элементов и с группой адресных выходовцентрального процессора, первый входблока синхронизации является входомпуска устройства, первый . - четвертый выходы блока синхронизации соединены соответственно с первым - четвертым входами синхронизации блокамикропрограммного управления, первыйи четвертый выходы блока синхронизации соединены соответственно с первым и вторым входами синхронизацииблока управления обменом, третий ичетвертый выходы блока синхронизациисоединены соответственно с первыми вторым входами синхронизации блокапрерывания, первая и вторая группывыходов микроопераций блока микропрограммного управления соединенысоответственно с группой входовмикроопераций блока управления обменом и блока прерывания, первыйшестой выходы третьей группы выходов микроопераций блока микропрограммного управления соединены соответственно с входами управлениязаписью реги"тра выдачи, счетчикаадреса, счетчика команд, буферногорегистра, счетчика выборки, счетчика циклов, седьмой - десятый выходытретьей группы выходов микроопера- ЗОций блока микропрограммного управления соединены соответственно сосчетными входами счетчика адреса,счетчика команд, счетчика выборкии счетчика циклов, одиннадцатый -двадцатый выходы третьей группы выходов микроопераций блока микропрограммного управления соединены соответственно с вторым входом блокасинхронизации, входом выборки коммутатора команд, управляющим входомпостоянного запомийающего блока команд, первым, вторым управляющимивходами оперативного запоминающегоблока, первым, вторым управляющими 45входами коммутатора информации,управляющими входами первого, второго и третьего блоков магистральныхэлементов, двадцать первый - двадцатьпятый выходы третьей группы выходов 50микроопераций блока микропрограммного управления соединены соответственно с первым - четвертым входамикоммутатора управляющ х сигналови выходом требования непосредственно го доступа устройства выходы счетчика команд и счетчика адреса соединены соответственно с первым и вторым информационными входами коммутатора команд, первый выход блока управления обменом соединен с первым управляющим входом блока микропрограммного управления, второй управляющий выход блока микропрограммного управления соединен с первым управляющим входом блока управления обменом и выходом конца обмена устройст-. ва, адресные входы постоянного запоминающего блока команд и оперативно-, го запоминающего блока через шину адреса соединены с выходами коммутаторов команд и адреса, группа выходов буферного регистра соединена с третьей группой информационных входов коммутатора информации, выход счетчика циклов соединен с вторым управляющим входом блока микропрограммного управления, выход регистра выдачи соединен с информационными входами первого и второго блока магистральных элементов, входы обращения и записи устройства соединены соответственно с пятым и шестым входами коммутатора управляющих сигналов, первый выходкоторого соединен с первым управляющим входом центрального запоминающего блока, второй управляющий вход которого соединен с вторым и третьим выходами коммутатора управляющих сигналов, выход счетчика зыборки, кроме младшего разряда, соединен с ъходом третьего блока магистральных элементов, младший разряд шины адреса соединен с четвертым информационным входом блока микропрограммно" го управления и с третьим управляющим входом коммутатора информации.Блок управления обменом содержит первый и второй элементы И, элемент ИЛИ, регистр, первый - четвертый элементы И-НЕ,триггер разрешения и триггер запрета, причем первый вход синхронизации блока управления обменом соединен с первыми входами первого, второго и третьего элементов И-НЕ, второй вход синхронизации блока управления ббменом соединен с первым входом четвертого элемента И-НЕ и входом синхронизации регистра, первый вход группы входов микроопераций блока управления обменом соединен с первым входом элемента ИЛИ, второй вход группы входов микроопераций блока управления обменом соединен с первыми входами перво го и второго элементов И, третий10 11296 01 9и четвертый входы группы входов микроопераций блока управления обменомсоединены соответственно с вторыми входами первого и второго элементов И-НЕ, первый и второй управляю щие входы блока управления обменом соединены соответственно с вторыми входами четвертого элемента И-НЕ и первого элемента И, выход которого соединен с вторым входом элемен та ИЛИ, информационный вход блока управления обменом соединен с вторым входом второго элемента И, выход которого соединен с третьим входом элемента ИЛИ и первым информационным 15 входом регистра, выход элемента ИЛИ соединен с вторым информационным входом регистра, первый выход которого является первым выходом блока управления обменом, второй выход ре гистра соединен с вторым входом третьего элемента И-НЕ и вторым выходам блока управления обменом, выходы третьего и четвертого элементов И-НЕ соединены соответственно 25 с икгерсными единичным и нулевым входами триггера разрешения, выход которого являетсятретьим выходом блока управления обменом, выходы первого и второго элементов И-НЕ сое-З 0 дикены соответственно с инверсными единичньм и нулевым входами триг - гера запрета, выход которого соединен с третьим входом второго элемента И. 351(роме того, блок микропрограммного управления содержит блок памяти микрокоманд, регистр адреса, первый коммутатор, второй коммутатор, коммутатор адреса, мультиплексор логи веских условий, четырнадцать элементов И, два элемектд И-НЕ, элемент ЮЖ-.НЕ, элемент НЕ и регистр микроопераций причем первый информационный вход блока микропрограммного управления соединен с первым информационным входом мультиплексора логических условий, первый управляющий разряд первого информационного входа блока микропрограммного управления соединен с первым входом первого элемента И-НЕ, второй и третий управляющие разряды первого информационного входа блока микропрограммного управления соединены соответственно с первым и вторым информационными входами первого коммутатора, четвертый и пятый управляющие разрядь 1 первого информациокноговхода блока микропрограммного управления соединены соответственно с первым и вторым инФормационными входамивторого коммутатора, второй икформациоьный вход блока микропрограммного управления соединен с первым информационным входом коммутатора адреса, выход которого соединен с информационным входом регистра адреса,третий информационный и первыйуправляющий входы блока микропрограммного управления соединены соответственно с вторым информационным входом мультиплексора логических условий и первым входом элемента ИЛИ-НЕ,второй управляющий вход блока микропрограммного управления соединенс инверсным входом второго элемента И-НЕ, выход которого соединенс первым входом первого элемента И,первый вход синхронизации блока микропрограммного управления соединенс первыми входами второго и третьего элементов И, второй вход синхронизации блока микропрограммногоуправления соединен с вторым входомпервого элемента И, выход которогосоединен с входом синхронизациирегистра адреса, третий вход сикхронизации блока микропрограммногоуправления соединен с первыми входами четвертого, пятого и шестогоэлементов И, четвертый вход синхронизации блока микропрограммногоуправления соединен с первыми входами седьмого - четырнадцатого элементов И, с вторым входом первого элемента И-НЕ и входом синхронизациирегистра микроопераций, первый,второй и третий выходы которого соединены соответственно с первым,вторым управляющими выходами и первой группой выходов микрооперацийблока микропрограммного управления,четвертый выход регистра микроопераций соединен с прямым и инверснымуправляющими входами коммутатораадреса, первой группой выходов микроопераций блока микропрограммногоуправления и входом элемента НЕ,выход которого соединен с второйгруппой выходов микроопераций блокамикропрограммного управления, пятыйвыход регистра микроопераций соединен с вторым входом элементг, ИЛИ-НЕ,выход которого соединен с вторымвходом восьмого элемента И, шестойдевятый выходы регистра микроопераций соединены с второй группой выходов микроопераций блока микропрограммного .управления, десятый выход регистра микроопераций соединен 5с второй группой выходов микроопераций блока микропрограммного управления и вторым входом шестого элемента И, одиннадцатый - пятнадцатыйвыходы регистра микроопераций соединены соответственно с вторыми входами второго, седьмого, девятого,десятого и третьего элементов И,шестнадцатый выход регистра микроопераций соединен с третьим входом 15восьмого элемента И и третьей группой выходов микроопераций блокамикропрограммного управления, первыйвыход группы выходов регистра микроопераций соединен с вторыми входами20четвертого и пятого элементов И,второй - пятый выходы группы выходов регистра микроопераций соединенысоответственно с вторыми входамиодиннадцатого - четырнадцатого элементов И, шестой и седьмой выходыгруппы выходов регистра микроопераций соединены соответственно с прямым входом второго элемента И-НЕи третьим входом первого злемен- З 0та И-НЕ, восьмой выход группы выходов регистра микроопераций соединенс первыми управляющими входами первого и второго коммутаторов, девятыйвыход группы выходов регистра микроопераций соединен с вторыми управляющими входами первого и второгокоммутаторов, выход регистра адресасоединен с входом блока памяти микрокоманд, первый и второй выходы 40которого соединены с первой группойвыходов микроопераций блока микропрограммного управления, второй выход блока памяти микрокоманд, крометого, соединен с первым входом регистра микроопераций, третий - шестой выходы блока памяти микрокомандсоединены соответственно с вторым -пятым входами регистра микроопераций, седьмой и восьмой вапсоды блокапамяти микрокоманд соединены соответственно с управляющим и третьиминформационным входами мультиплексора логических условий, выход модифицируемого разряда адреса которогосоединен с входом модифицируемогоразряда адреса второго информационного входа коммутатора адреса, девятый выход блока памяти микрокоманд соединен с входом немодифицируемых разрядов адреса второго информационного входа коммутатора адреса, четвертый информационный вход блока микропрограммного управления соединен с инверсным и прямым входами чет-, вертого, пятого элементов И соответственно, семнадцатый - двадцать четвертый выходы регистра микроопераций, выходы второго - четырнадцатого элементов И, выход первого элемента И-НЕ, выходы первого и второго коммутаторов соединены с третьей группой выходов микроопераций блока микропрограммного управления.Сущность изобретения состоит в управлении скоростью обмена данными и расширении области применения устройства на основе осуществления буферизации транслируемой информации в оперативной памяти, реализации алгоритмов обработки обычных (медленных) и быстрых прерываний с помощью специальных аппаратно-микропрограммных средств, возможностью инициализации непосредственного группового об. мена данными и организации проверки функционирования как со стороны периферийного, так и со стороны централь ного процессора, .1Изобретение реализуется путем введения следующих новых элементов и сья. эей.Введение постоянного запоминающего блока (ПЗБ) команд, счетчика команд и обусловленных ими связей позволяет хранить команды и константы основной программы, а также осуществлять адресацию ячеек памяти ПЗБ при реализации основной программы.Введение центральной шины данных, центрального оперативного запоминающего блока, счетчика выборки и счетчика циклов и обусловленных ими связей позволяет хранить данные центрального процессора и осуществлять непосредственный доступ к данным, находящимся в центральном оперативном запоминающем блоке, с последующей записью в оперативный запоминающий блок.Введение оперативного запоминающего блока (ОЗБ), счетчика адреса и обусловленных ими связей позволяет осуществлять хранение данных при работе операционного блока, а также