Устройство для прерывания программ

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик оц 970370(23) ПриоритетОпубликовано 3(Ц 082. Бюллетень М 40Дата опубликования описания 30. 10. 82 51) М. Кл.з 6 06 Р 9/46 Государственный комитет СССР но делам изобретений и открытий(71) Заявите СТРОЙСТВО ДПЙ ПРЕРЫВАНИЯ ПРОГРАММ а соИзобретение относится к вычислительной технике и может быть ис пользовано в вычислительных машинах и системах.5Известно устройство прерывания 1, процессора, содержащее регистр запросов прерывания, схему разрешения прерывания, шифратор кода команды и блок элементов И 1 110Недостатки указанного устройства - низкое быстродействие Иэ-за программной органиэации анализа причины прерывания и выхода на обслуживающую программу, а также ограниченное количество программ, на котове можнопередать 1 управление по сигналу прерывания.Наиболее близким по технической сущности к предлагаемому является устройство прерывания. процессора, держащее регистр запросов, регистр маски прерываний, блок элемеитов И, схему анализа приоритета запросов, шифратор кода прерываний, регистр кода прерываний, выход которого соединен с адресным выходом устройства,а вход - 25 с выходом шифратора кода прерывания, соединенного по входам с выходами схемы анализа приоритетов запросов, входы которой соединены с выходами блока элементов И, соединенного по Ж первым входам с выходами регистра маски прерываний, а по вторым - с .выходами регистра запросов, входы которого соединены с входом кода з,просов устройства 23.Недостатками известного устройст ва являются отсутствие возможности выполнения любой программа или ко" манды по сигналу запроса прерывания, а также дополнительные затраты времени на выборку первой команды программы обслуживания запроса. Укаэанный недостаток устройства особенно проявляется при использовании в многомашинщах вычислительных системах при решении задачи обеспечения гибкого прямого управления процессорами.Цель изобретения - повышение быстродействия устройства за счет исключения фазы выборки первой команды обслуживающей программа.Ноставленная цель достигается тем, что в устройство для прерывания программ, содержащее регистр запросов, регистр масок, блок элементов И, узел анализа приоритетов, шифратор кодов приоритетов, регистр кода приоритета, выход которого является адресным выходом устройства, а вход соединен с выходом шифратора кодовщий через регистр 13 кода приоритета на выход 14 адресов команд устройства.В случае максимального приоритета у и-го запроса сигнал с и-го выхода схемы анализа приоритетов запросов приоритетов, группа входов которогосоединена с группой выходов блокаанализа приоритетов, группа входовкоторого соединена с группой выходовблока элементов И, первая группа входов которого соединена с группой выходов регистра масок, а вторая - сгруппой выходов регистра запросов,группа входов которого является группой входов запросов устройства, введены регистр фиксированного адреса,10элемент сравнения, два элемента И ибуферный регистр, выход которого сое динен с первым входом первого элемента И, выход которого является командным выходом устройства, а второй вход 15соединен с выходом блока анализа приоритетов,вход буферного регистра соединен с выходом второго элемента И,первый вход которого является информационным входом устройства, а второйсоединен с входом регистра запросови выходом элемента сравнения, первыйвход которого соединен с выходом регистра фиксированного адреса, а второй вход является адресным входомустройства,Блок анализа приоритетов содержит и каналов, каждый из которых,кроме первого и и-го содержит эле-,мент НЕ, элемент ИЛИ и элемент ИЛИ-НЕвыход элемента ИЛИ-НЕ каждого каналасоединен с соответствующим выходомгруппы выходов блока, первый входэлемента ИЛИ соединен с выходом элемента ИЛИ предыдущего канала и первым входом элемента ИЛИ-НЕ, второй 35вход которого соединен с выходом элемента НЕ, вход которого соединен свторым входом элемента ИЛИ и соответствующим входом группы входов блока,вход элемента НЕ и-го канала соеди 40нен с соответствующим входом группывходов блока, а выход в . с первым входом элемента ЙЛИ-НЕ и-го канала, выход которого соединен с соответствующим выходом группы выходов блока, 45второй вход элемента ИЛИ-НЕ и-го канала соединен с выходом элемента ИЛИ(и)-го канала, вход первого каналасоединен с соответствующим входомгруппы входов блока, первым, входомэлемента ИЛИ следующего канала ипервым входом элемента ИЛИ-НЕ следующего канала и соответствующим выходом группы выходов блока.На фиг. 1 представлена структурн я электрическая схема устройствая прерывания программ; на фиг.2структурная схема блока анализа приоритетов.Устройство содержит адресный вход1, элемент 2 сравнения, регистр 3 40фиксированного адреса, элемент И 4,регистр 5 запросов, информационныйвход б, буферный регистр 7, группузапросных входов 8, блок элементовИ 9, регистр 10 масок, блок 11 ана-65 лиза приоритетов, шифратор 12 кодовприоритетов, регистр 13 кода приоритета, адресный выход 14, элемент И 15,командный выход 16.Блок анализа приоритетов содержитгруппу из п входов 17, группу из ивыходов 18, иэлементов ИЛИ 19,иэлементов ИЛИ-НЕ 20, пэлементов НЕ 21.Устройство работает следующимобразом,На адресный вход 1 устройства поступает код адреса ЗУ и сравниваетсяэлементов 2 сравнения с содержимым регистра 3 фиксированного адреса, котброе эквивалентно адресу фиксированной ячейки ЗУ и записывается либо аппаратурными, либо программными средствами процессора. В случае совпадения кодов вырабатывается сигнал, который поступает на управляющий вход элемента И 4 и одновременно на п-й вход регистра 5 запросов. По этому сигналу информация с информационного входа б устройства записывается вбуферный регистр 7. На ивходов регистра запросов поступают сигналызапросов прерываний с группы входов 8 запросов устройства, Сигналы запросов с регистра запросов поступают на вторые входы блока элементов И 9, который в соответствии с кодом маски, поступающим на первые входы блока элементов И с регистра 10 маски, выделяет незамаскированные запросы и передает их на входы блока.11 анализа приоритетов, который на основании заданной дисциплины обслуживания выделяет запрос с максимальным приоритетом и разрешает его обслуживание. Если максимальный приоритет имеет дин из пзапросов, то иразрядный унитарный код поступает на шифратор 12, который формирует относительный либо абсолютный адрес первой команды программы обслуживания данного запроса прерывания, поступаюпоступает на управляющий вход элемента Й 15 и разрешает передачу содержимого буферного регистра на команднйй выход 16 устройства.Таким образом, предлагаемое устройство прерывания процессора позволяет процессору воспринимать информацию с информационного входа устройства как первую команду обслуживающей программы, тем самым обеспечиваярасширение функциональных возможностей устройства за счет практически не,ограниченного косвенного увеличенияуровней прерывания и увеличение быстродействия за счет исключения фазывыборки первой команды обслуживающей программы по коду адреса прерывания, необходимой при использовании и.входов регистра запросов.Предлагаемое устройство прерывания процессора наиболее эффективно 5 при использовании его,в вычислительных системах с несколькими процессорами для прямого управления и синхронизации параллельных вычислительных процессов 1 ЯФормула изобретения1. Устройство для прерывания программ, содержащее регистр .запросов, регистр масок, блок элементов И, узел анализа приоритетов, шифратор кодов приоритетов, регистр кода приоритета, выход которого яляется адресным выходом устройства, а вход щ соединен с выходом шифратора кодов приоритетов, группа входов которого соединена с группой выходов блока анализа приоритетов, группа входов которого соединена с группой выходов блока элементов И, первая группа входов которого соединена с группой выходов регистра масок, а вторая - ,с группой выходов регистра запросов, группа. входов которого является группой входов запросов устройства,о т - л и ч а ю щ е е с я тем, что, с целью повышения быстродействия за счет исключения фазы выборки первой команды обслуживающей программы, в него введе реГ стр фик ированиого 35 адреса, элемент сравнения, два эле,мента Й и буферный регистр, выход которого соединен с первым входом первого элемента И, выход которого является командным выходом устройства, 40 а второй вход соединен с выходом блока анализа приоритетов, вход буферного регистра соединен с выходом второго элемента И, первый вход которого является информационным входомустройства, а второй соединен с входом регистра запросов и выходом элемента сравнения, первый вход которого соединен с выходом регистра фиксированного адреса, а второй вход является адресным входом устройства.2. Устройство по п.1, о т л и -ч а ю щ е е с я тем; что блок,анализа приоритетов содержит и каналов,каждый из которых, кроме первого ип-го, содержит элемент НЕ, элемент ИЛИи элемент ИЛИ-НЕ, выход элементаИЛИ-НЕ каждого канала соединен ссоответствующим выходом .группы выходовблока, первый вход элемента ИЛИ соединен с выходом элемента ИЛИ предыду"щего канала и первым входом элементаИЛИ-НЕ, второй вход которого соединен,с выходом элемента НЕ, вход которогосоединен с вторым входом элемента ИЛИи соответствующим входом группы входов блока, вход, элемента НЕ и-го ка,нала соединен с соответствующим входом группы входов блока, а выход - с первым входом элементаИЛИ-НЕп-го канала, выход которого соединен с соответствующимвыходом группы выходов блока, второйвход элемента ИЛИ-НЕ и-го канала соединен с выходом элемента ИЛИ (и)-гоканала, вход первого канала соединенс соответствующим входом группы входов блока, первым входом элементаИЛИ следующего канала и первым входом элемента ИЛИ-НЕ следующего каналаи соответствующим выходом группы выходов блока.Источники инфОрмации,принятые во внимание при экспертизе1. Мультипроцессорные вычислительные системы, Под.ред. Я,А,Хетагурова.М., ффЭнергия", 1971, с. 49-52.2. Дроздов Е,А. и др, Многопрограммные ЦВМ. М., Воениздат, 1974,с. 304-306, (прототип).