Устройство тестового контроля цифровых блоков

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 131 9) С 06 Г 1/26 Й КОМИТЕТ СССР РЕТЕНИЙ И ОТКРЫТИЙОСУДАРСТВЕ О ДЕЛАМ ИЗ ОПИСАНИЕ ИЗОБРЕТК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(57) Изобретение относитсятике и вычислительной техни автом м В 21Г.А. ПодунаТашлинский жет быть использовано для ко и отладки тест-программы. Це ретения - расширение функцио возможностей за счет обеспеч о о льных ия ко ректировки тестовых цессе контроля цифр ройство содержит бл преобразования инфо мутации, блок управ троля. Помимо контр ройство позволяет и(56)В 595АвВ 758 тельство ССС 11(00, 1974 льство СССР11/00, 1977 54) УСТРОЙСТВО ТЕСТОВОГО КОНТРЦИФРОВЫХ БЛОКОВ аммы, изменять оастки программ. ельные словаз.п. ф-лы,(21) (22) (46) (75) В.Ф. и Ф. (53) 3934364/24-2420,05.8507.06.87. Бюл.В,А, НерубацкиСаксонов, А,Г.Шнайдер681.3(088.8)Авторское свид735, кл. С 06торское свидет157, кл, С 06 программ в проового блока, Усток памяти, блок рмации, узел комления, ячейки кон оля блоков, устзменять тест-проНетращ С, Че Редакт аказ 3411 Тираж 672 ВНИИПИ Государственного комитета по делам изобретений и открытий 113035, Москва, Ж, Раушская на15982 2 эовано в аппаратуре тестового контроля и диагностики цифровых блоков,в частности узлов ЭЦВМ, построенныхна основе цифровых интегральных схем,Цель изобретения - расширениефункциональньгх возможностей за счетобеспечения возможности корректировки тестовых программ в процессе контроля цифрового блока.На фиг, приведена Функциональнаясхема устройства тестового контроляцифровых блоков; на Фиг,2 - функциональная схема блока управления; нафиг,З - схема блока преобразованияинформации., на фиг:4 - схеме блокаприема, на фиг,5 - схема блока памяти; на фиг.б - схема Формирователястробирующих сигналов.Устройстьо (фиг 1) содержит блок 1преобразования информации, блок 2 памяти, блок 3 приема, узел 4 коммутации, блок 5 контроля, буферный блокб памяти, блок 7 управления, Формирователь 8 стробирующих сигналов, дешифратор 9 адреса, ячейки 10. - 10.пконтроля (и - число входов/выходовконтролируемого цифрового блока),контролируемый цифровой блок 11, вкаждую ячейку контроля ьходят триггер 12 информации, триггер 13 комму тации, элемент 14 сравнения, коммутатор 15,Блок 7 управлечия (Ф;и .2) содержит формирователи 16 и 17 импульса,мультиплексорь: 18 - 20, демультипгексоры 21 и 22, генератор 23 тактовьгхимпульсов, схем 24 сравнения, счетчик 25 числа тестовых наборов, дешифратср 26, блок 27 индикации,. триггеры28 и 29, элементы И 30-34, элементыНЕ 35 и 36, элементы ИЛИ 37 и 38,пульт 39 задания режимов контроля,которому принадлежит шина 40 заданияадреса теста, шины 41 задания номера тестового набора, шина 42 заданияадреса корректируемого участка таста,входы 43.1, 43.2, 44.1-4,4, 45 задания режимов работы вход 46 пуска.Блок 1 преобразования информации(фиг.З) содержит триггер 47, элементыИ 48 и 49, коммутаторы 50 и 51.Блок 3 приема (Фиг.4) содержиттриггер 52, элемент И 53 и 54., регигбБлок 2 памяти (Фиг.5) содержитсчетчик 57, формирователь 58 имп 57 льсаОЗУ 59,13Изобретение относится к вычислительной технике и может быть испольФормирователь 8 стробирующих сигналов Фиг.б) содержит элементы И-НЕ60-62, элементы И 63-65, триггер 66.В исходном состоянии тригвер 47(Фиг,З) ус;ановлен в нулевое положение (цепь установки не показана). Навход 2 блока поступаютшестнадцатиразрядные слова информации, первыевосемь разрядов которых поступают напервый коммутатор, вторые - на второй,С приходом синхронизирующих импульсов первый иэ них передает черезпервый коммутатор на выход первыйбайт информации, а второй синхроимпульс через второй коммутатор - второй байт информации.В исходном состоянии триггер 52(фиг.4) установлен в нулевое положение (цепи установки не показаны). Наинформационные входы регистров 55 и56 поступает входной байт информации,на С-вход триггера и входы элементов И 53 и 54 поступают синхроимпульсы. Первьгй синхроимпульс прохоцит через открытьй элемент И 54 ипоступает на синхровход регистра 56,тем самым принимая в него первыйбайт информации. Этот же импульс перебра.сывает триггер в противоположное состояние, и второй сихроимпульсчерез открытый элемент И 53 поступает на синхровход регистра 55 и принимает в него второй байт информации.Далее информация с выходов регистровпоступает на выход блока в виде шестнадцатиразрядного слова, а с выходаэлемента И 54 на выход блока поступает синхроимпульс.В исходном состоянии счетчик 57 (Фиг.5) установлен в нулевое состояние и, следовательно, в ОЗУ выбирается нулевая ячейка памяти (цепи установки не показаны). При записи игформации в ОЗУ на его информационные входы поступают шестнадцатиразрядные слова, а по третьему входу - сигнал записи, разрешающий Формирование сигнала записи по переднему фронту синхроимпульса, поступающего на второй вход блока памяти, По заднему фронту синхроимпульса счетчик увеличивает свое состояние и тем самым обращается к следующей ячейке ОЗУ.При чтении информации с ОЗУ на вход формирователя поступает сигнал, запрещающий Формирование сигнала, и на выход блока ОЗУ выдаются шестнадцатиразрядные слова.3 13159В исходном состоянии триггер бб (фиг,б) установлен в нулевое положение (цепи установки не показаны) и элемент И 65 открыт для прохождения сигнала "Зап.О с выхода элемента И-НЕ 62. Сигналы информации и служебная информация с первого входа формирователя поступают на элементы И-НЕ 60 и И 63. По приходу на второй вход формирователя синхросигнала ли О бо на первом, либо на втором выходе формирователя в зависимости от входной информации формируется сигнал. Причем сигнал, поступающий на второй выход формирователя, проходит также 15 через открытый инверсным выходом триггера элемент И 65 на третий выход. После появления служебного сигнала триггер 65 перебрасывается в единичное состояние и поступление 20 сигналов с третьего выхода формирователя прекращается,Устройство работает следующим образом.Блок 5 контроля связан с контроли руемым блоком 11. С помощью блока 7 управления через узел 4 запрашивают из блока 2 памяти необходимую тест- программу, которую переписывают в блок б. Подключение к блоку 2 памяти 30 и блоку 3 приема производят посредством узла 4 в порядке поступления на него запросов. После записи тест- программы в блок б блок 5 контроля работает автономно. Входная и эталон ная тестовая информация, считываемая с блока 6, записывается в ячейки 10 контроля. Запись производят с помощью блока 7 управления, формирователя 8 сигналов и дешифратора 9 адреса. 4 При необходимости тестовая информация, хранящаяся в блоке б, может быть скорректирована и в исправленном виде записана в блок 2 памяти.Блок 2 памяти имеет следующую структуру, В каждой зоне памяти хранится тест-программа для определенного типа цифрового блока. Тест-программа состоит из тест-наборов, каждый из которых содержит информацию 50 об очередном тестовом воздействии на контролируемый блок 11 (по входам контролируемого блока 11)и информацию об эталонном отклике (по выходам контролируемого блока 11). В свою аче редь, тест-набор состоит из тест- слав, число которых равно числу изменений логических состояний на входах и выходах контролируемого блока 11 82 4 при задании очередного тестового воздействия.Тест-слово может быть организовано, например, следующим образом. Информация записи логического нуля илилогической единицы в одну из ячеек 1 О контроля размещается в двух байтах. При этом первый разряд несет информацию "Запись нуля - запись единицы, второй разряд - служебную информацию "Контроль", которая разделяет тест-наборы и по которой происходит сравнение эталонной и реальнойинФормации с контролируемого блока 11. В остальных разрядах размещаетсяадрес соответствующей ячейки 10 контроля, В конце тест-программ помещаютслужебную информаиию "Конец контроля , которой соответствует наличие в обоих байтах всех единиц.В исходном состоянии блок 6, триггеры 12 информации и 13 коммутации, счетчик 25, триггер 28 и 29 находятся в нулевом ("О") положении. На шины 43,1 и 44.1 подают логический "О", генератор 23 включен цепи установки исходного состояния указанных устройств, а также блока 1 преобразования, блока 2 памяти, блока 3приема и формирователя 8 не показаны), на шинах 43,2, 442-44.4 находятся логические единицы.Для работы с контролируемым блоком 11 необходимую тест-программуиз блока 2 памяти переписывают в блок б следующим образом. На шине 40, связанной с первым выходом блока 7 управления, набирают адрес эоны памяти,в которой хранится необходимая тест- программа. На шине 44 устанавливают 0, это соответствует режиму записиинформации с блока 2 памяти в блок б. При этом формируются следующие управляющие воздействия: на второй выход блока 7 управления поступает нулевой потенциал, что соответствует режиму чтения с блока 2 памяти на управляющий вход мультиплексора 20приходит нулевой потенциал, в результате чего тот,подключает второй вход блока 7 управления к входу дешифратора 26, на управляющие входы демультиплексоров 21 и 22 с выхода элемента И 30 поступает нупевой логическийпотенциал, в результате чего выход формирователя 16 подключается к третьему, выход дешифратора 26 - к четвертому выходам блока 7 управле" ния, а нулевой логический уровень свыхоца элемента И 316 Б 1(эежим запист .При подаче импуэвьса на вход 6 ф-р мироватепь 16 фармит:ует оци 11 очный 1 илпупьст который, пройдя через дем 5 тль 1 иплексор 1, па"тупает на узел 4, в результате чего тат 11 одключает второй, третий и четвертый Выходы и второй и четвертый Вхадь, блока Ь перевастиг блох Окончании записи тест-программы, че".му соответствует приход информации"Конец контроля", на перват; выходеДе 1 пифэатара 26 фарми 1 эуется ОДиночь 1 ыйимпульс, котарьш, пройдя через демультиплексор 22 на 5 зел т 1, прекра.щает считывание информации с блока 2памяти и отключает блок Ь управленияот блока 2 памяти и стло 1 са 3 приема,В результате в блок 6 записываетсянеобходимая тест-программа.,После записи Б блок 6 необхадкмой тест-программы переходят к проверкерабатоспос;Обности ко 1 тролитэуе(могоблока 11 Для этага на шину УтУ, подают кад 1011 с.оответствующий режимуконтроля( При этом на выходах элементов И 30 и 31 - единтчные потентциалы.В результате происходят (сспед 5 тющиекоммута 1 тии." мультиплек сото т 9 саед яуправления соатветстттенно к первому, Второму третьему и четвертому входам блока 2 памяти и первому и второму выходам блока 3 приема Инфарма-. цич с требуемой зоны блоке 2 памяти по синхрасигналам (периодическая па- СЛЕДОБатЕЛЬНОСТЬ ПРЯМОУГсРЛЬНЫХ ИМПУЛЬСОВ), ПРИХОДЯЩИМ С ПЕРВОГО БЬ 1 Хсу- да (признака синхронизацитт) блока 2 памяти, поступает в блок 1 триема 3 где преобразуется в форму,. неабходи(15 тю Для 1 эабаты бэтока 5 К 011(граля 1 например из Однобайтовых сл:ав по синхрасигналам с: блока 2 памяти формиРУЮТС 51 ЦВ"(ткбайтавЫЕ СЛОВа)Сформированные в блоке 3 прттема КОДЫ (, Е атСРЕ .ООТВЕ ГСГВУ 1 т(ЩИЕ ИМ тЛМ Пу 1 ТЬС 1 НЫ В(ОЗ(ДЕ 11 (ГБИЯ (В (1 БСТНОСГИ В приведспнам приме 1 эе имп 5 тльсы с уд ВОЕННЫМ Па СРавгтСэтГ.С С ИМВУЛЬСаМИ бЛОКа 2 ППМяТИ 11 Еттиа,ОМ СЛС 1(цавантчяу через узел 4, соатветт твенно мульги 18 И 19;:П,-,.1 Са5 тцраБЛЕН - :ПОС;ГУПаЮТ НО. ПЕОВЫй ". ВГС(тОй ВХОДЫ бЛОКа б, В Катараы З(аГтатяниаЮТСя( Одновременна информация, приходящая с; блока 3 приема, поступает через мультиплексор Г на десштс(эратор 26, каторый дешифрирует служебную инфотэмацию "Контроль" и "Конец 1 сантрагтя"( Па)пает Выход генера гара 23 чере: тлемент 1 тИ ЗЯ с вторым (синхронизирующим) Входом блока 6, мультиплексор О подключает выход блока 6 к. входу дешифратара 26, дмультиплексар 22 соединяет первый Выход дешифратора 26 с вхацам элемента ИЛИ 3, демульгиплексор 21 подключает выход формирователя 16 к входу блокировки генератора 23, единичный логический потенциал (выхода элемента И 31) переводит блок 6 в режим чтения и на выходе элемента НЕ 36 Возникает единичный потенциал.Включение реж 1 пта потенциала произВодят подачей импульса на входь 1 блоке 6. Пртл этом импульс с формировагеля 16, пройдя через демультиплексор 21, включает генератор 23, имв(5(гсьсы которого начинают поступать через мультиплексор 19 и элемент ИЛИ 38 на синхронизирующий вход блока 6, через элемент И 34 на второй вход формирователя 8. В результате этого начинается считывание тест-программы с блока 6. Информация тест-программы счлтывается последовательно по син;тонизирующим импульсам генератора ( с приходом каждагс импульса считывается одно тестовсе слово )и поступает на дешифратор 9 адреса, блоксправления и формирователь 8. В дешифратаре 9 адреса ,цешифрируется псэмер ячейки 10 кснтраля, в которую необходима записать информацию. В блоке 7 управления выдеЛяется служебная информация "Контроль" и "Конец контроля". Формирователь 8 по синхранизирбющтим сигналам с восьмо- та Выхода блока Ь управления вырабаГЫБаЕт ИМПУЛттСЫ, С ПОМОЩЬЮ КОТОРЫХ информацию записывают в триггеры 13 коммутации и 12 информации.Первый тест-набор программ несет в себе коммутационную информацию, в триггер 13 коммутации заносят данные О том, входом или выходом является контакт контролируемого блока 1, к которому подключена та или иная ячейка 10 контроля. Заполнение триггеров 13 коммутации происходит следующим образом, В исходном положении все триггеры, которые Образуют разряды регистра, находятся в состоянии, соответствующем выхо,цам контролируемого бх 1 ока 11 (например в нулевом). Первым тестом-набором программы триггера 13 коммутации, соответствуюстие входам контролируемого блока 1,135982 переводятся в единичное положение,Для этого при очередном слове тестнабора дешифратор 9 адреса дает разрешение на соответствующую ячейку 10контроля, а формирователь 8 вырабатывает на третьем выходе импульс,переводящий триггер 13 коммутацииданной ячейки 10 контроля в единичное состояние. При этом число тестовых слов в первом тест-наборе равно Очислу входов контролируемого блока 11. Если в триггер 13 коммутации записана логическая единица, то коммутатор 15 соединяет выход триггера 12информации с соответствующим входомконтролируемого блока 11, если логи"ческий ноль - то коммутатор 15 ра, зомкнут, 20После установки триггера 13 коммутации переходят непосредственно кпроверке контролируемого блока 11. Приэтом по окончании первого тест - набора вформирователе 8 дешифрируется служебная информация "Контроль", в результате чего до окончания тест-программы запрещается формирование импульсов на третьем выходе формирователя8, Последующими тест-наборами в триггеры 12 информации, соответствующиевходам контролируемого блока 11, заносится контролирующая информация,а в разряды, соответствующие выходам -эталонная. При совпадении реальногоотклика контролируемого блока 11 сэталонным на выходе элемента 14 Формируется логическая единица, При несовпадении реального отклика эталонному (что говорит о неисправности контролируемого блока 11) на вход элемента И 33 с выхода элемента НЕ 35поступает разрешающий потенциал,По окончании текущего тест-наборадешифратор 26 (по приходу служебнойинформации "Контроль формируетимпульс, который, пройдя через элемент ИЛИ 37, выключает генератор 23,в результате чего считывание информации с блока 6 прекращается. Одновременно тем же импульсом триггер переводится в единичное состояние, индикатор 27 отображает факт неисправности, а на элементе 14 сравненияформируется код номера контактов контролируемого блока 11, по которымпроизошло несовпадение. Используя полученную информацию о неисправности,переходят к ее поиску и устранению. 8Если реальный отклик контролируемого блока 11 соответствует эталонному, то контроль продолжается в автоматическом режиме. Если в течение всей тест-программы не обнаружено нефЭисправностей, то по ее окончании импульс с дешифратора 26, сформированный по приходу служебной информации "Конец контроля" и прошедший через демультиплексор 22 и элемент ИЛИ 37, записывает в триггер 38 логическую единицу, При этом индикатор 27 отображает информацию об отсутствии неисправности в контролируемом блоке 11. Одновременно импульс дешифратора 26 выключает генератор 23.При необходимости временного или постоянного изменения тест-программы на шину 43 подают код 10, соответствующий режиму поиска необходимоготест-набора, При этом на элемент И . 32 подается разрешающий единичный потенциал, а на элемент И 33 - нулевой,На шине 44 код 101,Номер тест-набора, в котором нужнопроизвести изменения, подают на шину41. Далее к входу 46 подключают генератор 23. Тест-программа, считываемая с блока 6, поступает через мультиплексор 20 на дешифратор 26. Приэтом в счетчике 25 происходит подсчет лриходящих тест-наборов путемподсчета числа импульсов, соответст"вующих служебной информации "Контроль". По приходу искомого тест-набора, те, при совпадении кодов, схема 24 сравнения Формирует импульс, который, пройдя через элементы И 32 и ИЛИ 37, выключает генератор 23. Индикатор 27 отображает номер найденного тест-набора.Поиск нужного слова внутри набора осуществляется путем пошагового считывания тестовых слов данного тестнабора. При поступлении единичногоимпульса на вход 46 формирователя 7через элемент ИЛИ 38 импульс поступает на синхронизирующий вход блока 6, Одновременно считываемая информацияотображается на индикаторе 27,по которому находят требуемое тестслово,После нахождения тест-слова, подлежащего изменению, на шину 42 задают измененное тест-слово, а на шину44 подают код 1101, что соответствует режиму залиси в блок 6 с кнопочного регистра, При этом на управляю.9 131щий вход мультиплек:сора 18 и входэлемента И 31 подается нулевой потенциал. В результате мультиплексор18 подключает код 101 к входу бло.ка 6. Пулевой логический потенциалс выхода элемента И 31 переводитблок 6 в режим записи. Одиночным импульсом по входу 46 с помощью Формирователя 17, тест-слово, набранноена кнопочном регистре 39 перепись 1 вается в блок 6. Аналогично производят необходимые изменения тест-словво всей тест-программе.В случае необходимости сохраненияскорректированной тест-программы(что требуется, например, при моделировании контролируемого блока 11) еспереписывают из блока 6 в блок 2 гамяти, Для этого на шине 40 задаюттребуемый номер эоны блока 2 памяти,в которую необходимо записать программу, а на шину 44 подают код 1110соответствующий режиму загиси инФор.мацки из блока 6 в блок 2 памяти,При этом происходят следующие коммутации: на управляющих вхоцах демультиплексоров 21 и 22 возникает нулевойлогический потенциал, в результатечего демультиплексор 21 подключаетвыход Формирователя 16 к третьему, адемультиплексор 22 - выход дешиФратора 26 к четвертому выходу блока 7 управления, единичный логический потенциал с выхоца элемента И 31 переводит блок 6 в режим чтения, мульти-.плексор 19 в результате наличия наего управляющем входе единичного логического потенциала соединяет четвертый вход блока 7 управления с синхрониэирующим входом блока 6,При поцаче импульса 45 выработаный Формирователем 16 импульс проходит через демультиплексор 21 на узелВ результате первый, второй, третий и четвертый выходы и второй ичетвертый входы блока 7 управленияа также выход блока 6 подключаются ксоответствующк 1 входам и выходам блока 2 памяти, блока 3 приема и блока 1преобразования инФормации, При этомна второй вход блока 2 памяти поступает динный логический потенциалсоответствующий режиму записи инФормации в блок 2 памяти, Ип 1 ульс Форми.рователя 16, пройдя через узелприходит на блок 2 памяти. В резуль-тате этого с первогс выхода блока 2памяти начинают поступать синхрониэирующие импульсы, которые пройдя чав-,зр д) с 5 50 55 реэ блок 3 приема, узел 4 и мультиплексор 19, приходят на синхрониэирующий вход блока 6, обеспечивая считывание тест-программы. Одновременносинхронизируюшие импульсы с блока 2г.,амяти поступают на блок 1 преобразования, в котором инФормация с блока6 преобразуется в необходимую дляблока 2 памяти Форму представлениянапример, двухбайтовые слова в однобайтовые).По приходу служебной инФормации"Конец контроля" т.е, по окончаниитест-программы дешиФратор 26 формирует одиночный имг:.ульс, который,пройдя через демультиплексор 22 иузел 4 на блок 2 памяти, прекращаетФормирование блоком памяти синхронизирующих импульсов. По окончании импульса дешиФратора 26 узел 4 отключает данный пульт 5 контроля от блока 2 памяти и блска 1 преобразованияинФормации,Формула изобретения устройство тестового контроля циФровых блоков, содержащее блок памяти, блок приема, узел коммутации и блок контроля, который содержит блок управления, Формирователь стробируюших сигналов, дешиФратор адреса и и ячеек контроля (где и - число входоввыходов контролируемого блока), причем каждая 1 с-я (1=и) ячейка контроля содержит триггер инФормации,триггер коммутации элемент сравнения и коммутатор, причем в каждой из ячеек контроля управляющий вход коммутатора соединен с выходом триггера коммутации, выходы коммутаторов всех ячеек контроля являются выходаи устройства для подключения к соответствующим входам и выходам контролируемого цифровогс блока и соединены с первыми входами соответствующих элементов сравнения, вторые входы которых соединены с выходами соответствующих триггеров инФормации иинФормационными входами соответствующих коммутаторов, входы разрешения триггеров инФормапии и триггеров коммутации соединены с соответствующимивыходами дешиФратора адреса, синхровходы и инФормационные входы всехтриггеров инФормации соединены с первым и вторым вьгходами Формирователястробирующих сигналов, третий выходкоторого соединен с входами установ 11 1315982 12ки в 111 всех триггеров коммутации,выходы всех элементов сравнения соединены с первым входом блока управления, второй вход которого соединен с первым выходом узла коммутации, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения возможности корректировки тестовых програми в процессе контроля цифровогоблока, устройство содержит блок преобразования информации, а блок контроля содержит буферный блок памяти,причем выход буферного блока памятисоединен с третьим входом блока управления, первым информационным входом узла коммутации, информационнымвходом формирователя стробирующихсигналов и информационным входом дешифратора адреса, первый, второй,третий и четвертый выходы, а такжечетвертый вход блока управления соединены с вторым и третьим информационными входами, управляющим, четвертым информационным и вторым выходомузла коммутации соответственно, пятый, шестой и седьмой выходы блокауПравления соединены с адресным исинхрониэирующим входами и входомчтения буферного блока памяти, восьмой выход блока управления соединенс синхровходом формирователя стробирующих сигналов, выход признака синхронизации блока памяти соединен ссинхровходами блока приема и блока преобразования информации, выход блока памяти соединен с информационным входом блока приема, первый и второйвыходы которого соединены с пятым ишестым информационными входами узлакоммутации, адресный вход, вход записи/считывания, вход разрешения ивход блокировки блока памяти соединены с третьим, четвертым, пятым и шестым выходами узла коммутации соответственно, информационный вход блока преобразования информации соединен с седьмым выходом узла коммутации, выход блока преобразования информации соединен с информационным входом блока памяти при этом блок управления содержит первый и второй формирователи импульсов, первый, второй и третий мультиплексоры,.первый и второй демультиплексары, генераторсинхроимпульсов, схему сравнения,счетчик, дешифратор, индикатор, первый и второй триггеры, первый, второй, третий, четвертый и пятый эле 5 1 О 15 20 25 30 35 40 45 50 55 менты И, первый и второй элементы НЕ,первый и второй элементы ИЛИ, приэтом первый выход блока управленияподключен к шине задания адреса теста устройства, первый вход схемысравнения подключен к шине заданияномера тестового набора устройства,вход пуска которого соединен с входомпуска первого формирователя импульсов, выход которого соединен с информационным входом первого демультиплексора, выход которого соединен свходом пуска генератора синхроимпульсов, выход которого соединен с синхровходом первого мультиплексора, управляющий вход которого соединен спервым входом задания режима работыустройства и через первый элемент НЕс .первым входом первого элемента И,выход которого соединен с восьмымвыходом блока управления, третий входкоторого соединен с первыми информационными входами второго мультиплексора и индикатора соответственно,второй вход индикатора соединен с выходом счетчика и вторым входом схемысравнения, выход Равнакоторой соединен с первым входом второго элемента И, выход которого соединен с первым входам первого элемента ИЛИ, выход которого соединен с входом блокировки генератора синхроимпульсов и свходами первого и второго триггеров,выходы которых соединены с третьими четвертым входами индикатора соответственно, второй вход задания режима работы устройства соединен с вторым входом второго элемента И, третий вход задания режима работы устройства соединен с первым входомтретьего элемента И, выход которогосоединен с вторым входом первого элемента ИЛИ, четвертый вход задания режима работы устройства соединен свторым выходом блока управления, спервыми входами четвертого и шестогоэлементов И, с управлящим входомвторого мультиплексора, выход которого соединен с информационным входомдешифратора, первый выход которогосоединен с информационным входом второго демультиплексора, первый и второй выходы которых соединены с четвертым выходом блока управления итретьим входом первого элемента ИЛИсоответственно, пятый зхад заданиярежима работы устройства соединен суправляющим входом третьего мультиплексора и вторым входом четвертого5982 ТБ д 1 13 131 элемента И, выход которого соединен с седьмым выходом блока управления, шестой выход которого соединен с выходом второго элемента ИЛИ и вторым входом первого элемента И, шестой вход задания режима работы которого соединен с вторым входом пптого элемента И, выход которого соединен управ,пяюшими входами первого и второго демультиплексоров, первый информационный вход третьего мультиплексора соединен с входом задания номера корректируемого слова тестового набора устройства, второй информационный вход третьего мультиплексора соединен с вторым ьходом блока, управления и с вторым информационным входом второго мультиплексора, седьмой вход задания режима работы устройства соединен с входом пуска второго формирователя импульсов выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом первого мультиплексора, информационный. вход которого соединен с четвертым входом блока управления, третий выход которого соединен с выходом первого мультиплексора, выход третьего мультиплексора соединен с пятым выходом блока управления, первый вход которого соединен с Э -вхо-. дом первого триггера и через второй элемент НЕ с вторым входом третьего элемента И и 3 -входом второго триггера, второй выход дешифратора сое 1динен со счетным входом счетчика итретьим входом третьего элемента И,причем блок преобразования информации содержит триггер, два элементаИ и два коммутатора причем синхровхоц блока соединен с С-входом триггера и первыми входами первого и второго элементов И, выходы которых соединены с управляющими входами пер ного и второго коммутаторов соответственно, выхоцы которых соединены свыходом блока, информационные входыпервого и второго коммутаторов соединены с информационным входом блока, 15 вторые входы первого и второго элементов И соединены с прямым и инверсным входами триггера соответственно.2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок приема 20 содержит триггер, два элемента И идва регистра, причем синхровход блока соединен с первыми входами первого и второго элементов И и с входомтриггера, прямой и инверсный выходы 25 которого соединены с вторыми входамипервого и второго элементов И соответственно, выходы первого элементаИ соединены с первым выходом блока ис входом первого регистра, информаци онный вход которого соединен с информационными входами второго регистраи блока, выход второго элемента Исоединен с С-входом второго регистра,выход которого соединен с выходомбпока и вьгходом первого регистра,