Умножитель частоты периодических импульсов

(23)Приоритет до делам нзобретеннй н открытнйОпубликовано 15 06. 82. Бюллетень22 (5 З) удК 681.325(088.8) Дата опубликования описания 16.06.82(5) УИНОЖИТЕЛЬ ЧАСТОТЫ ПЕРИОДИЧЕСКИХ ИМПУЛЬСОВИзобретение относится к автоматике и вычислительной технике и может быть использовано при обработке информации, представленной в виде периодических частотно-им 5 пульсных последовательностей,Известен умножитель частоты, содержащий генератор тактовых импульсов, делители частоты, счетчики,10регистр, блок совпадения кодов,триггер и элементы И и ИЛИ 11.Недостатком умножителя являетсянизкая точность умножения частотыследования импульсов.Известен также умножитель частоты,содержащий генератор тактовых импульсов, счетчики, сумматоры, регистры,триггер, дешифратор, блок сравнения.кодов, коммутатор фазы блок задержки и элемент ИЛИ 21,Недостаток умножителя - пониженная динамическая точность умножения частоты. Известен умножитель частоты периодических импульсов, содержащий генератор тактовых импульсов, подключенный выходом к счетному входу первого делителя частоты, управляющему входу блска синхронизации и к первому входу первого элемента И, соединенно" го выходом со счетным входом первого счетчика, а вторым входом - с выходом блока синхронизации, подключенного входом обнуления к выходу блока сравнения кодов, первому входу обнуления первого счетчика, первому входу второго элемента И, счетному входу второго делителя частоты и к управляющему входу первого регистра, а информационным входом - к выходу старшего разряда первого сумматора, соединенного выходом остальных разрядов с информационным входом первого регистра, первым входом - с выходом второго регистра, а вторым входом - с выходом первого регистра, вход обнуления которого подключенк шине ввода умножаемои частоты, второму входу обнуления первого счетчика, управляющим входом второго и третьего регистров, входам обнуления второго счетчика и делителей частоты, первому входу триггера и к первому входу элемента ИЛИ, выход которого является выходом умножителя частоты, а второй вход соединен с выходом второго элемента И, подключенного вторым входом к выходу триггера, соединенного вторым входом с выходом второго делителя частоты, причем выход старшего разряда первого делителя частоты подключен к счетному входу второго счетчика, а входы блока сравнения кодов соединены с выходами третьего регистра и первого счетчика, причем информационные входы второго и третьего регистров подключены соответственно к выходам первого делителя частоты и второго счетчика ь 3Недостатком известного устройства является низкая динамическая точность умножения и неравномерность следования выходных импульсов при высокой скорости изменения частоты следования входных импульсов. Цель изобретения - уменьшение динамической погрешности умножения и повышение равномерности следования выходных импульсов.Для достижения цели в умножитель частоты периодических импульсов, содержащий генератор тактовых импульсов, подключенный выходом к счетному входу первого делителя частоты, управляющему входу блока синхронизации и к первому входу" первого элемента И, соединенного выходом со счетным входом первого счетчика, а вторым входом - с выходом блока синхронизации, подключенного входом обнуления к выходу блока сравнения кодов, первому входу обнуления первого счетчика, первому входу второго элемента И, счетному входу второго делителя частоты и к управляющему входу первого регистра, а инФормационным входом - к выходу старшего разряда первого сумматора, соединенного выходом остальных разрядов, с информационным входом первого регистра, первым входом - с выходом второго регистра, а вторым входом - с выходом первого регист 5о 15 )р ) ра, вход обнуления которого подключен к шине ввода умножаемой частоты, второму входу обнуления первогосчетчика, управляющим входам второго и третьего регистров, входам обнуления второго счетчика и делителей частоты, первому входу триггера и к первому входу элемента ИЛИ,выход которого является выходомумножителя частоты, а второй входсоединен с выходом второго элемента И, подключенного вторым входомк выходу триггера, соединенного вторым входом с выходом второго делителя частоты, причем выход старшего разряда первого делителя частотыподключен к счетному входу второгосчетчика, а входы блока сравнениякодов соединены с выходами третьегорегистра и первого счетчика, дополнительно введены второй и третийсумматоры, четвертый и пятый регистры и преобразователь кодов, подключенный выходом к первому входу второго сумматора, а входом - к выходучетвертого регистра, соединенногоуправляющим входом с выходом блокасравнения кодов, а информационнымвходом - с выходом пятого регистра,подключенного первым информационным входом к кодовому выходу первогоделителя частоты , второму входу в т орого сумматора и к первому входу т р ет ь е го сумматора , вторым и нфо рма ц и о нн и м в х одом - к выходу второго счетч и к а , третьему входу второго суммат о р а и к второму входу третьего с умит о р а . а у г р а в л я ющ и м входом - к ш и и еввода ум ножа е мой частоты , причем в ыход второго с умма т ор а соединен стретьим входом третьего сумматора ,подключенного выходом младших р а з р я -,до в к и нф о р ма ц и о н ноглу входу второгорегистра , а выходом старших р а з р яд о в - к информационному входу т р ет ь е гс регистра . На чертеже изображена блок-схема умножителя частоты псриодических импульсов.Умножитель частоты периодических импульсов содержит генератор 1 тактозых импульсов, подключенный выходом к счетному входу первого делителя 2 частоты, управляющему входу блока 3 синхронизации и к первому входу первого элемента И ч, Элемент И соединен выходом со счетным входом первого счетчика 5, а вторым входом - с выходом блока 3 синхронизации, Блок 3 подключен входом обнуления к выходу блока 6 сравнения кодов, первому входу обнуления счетчика 5, первому входу второго элемента И 7, счетному входу второго делителя 8 частоты и к управляющему входу первого регистра 9, а информационным входо - к выходу старшего разряда первого сумматора 10, соединенного выходом остальных разрядов с информационным входом регистра 9, первым входом - с выходом второго регистра 11, а вторым входом - с выходом регистра 9, Вход обнуления регистра 9 подключен к шине 12 ввода умножаемой частоты, второму входу обнуления счетчика 5, управляющим входом второго и третьего регистров 11 и 13, входом обнуления второго 2 О счетчика 144 и делителей 2 и 8 частоты, первому входу триггера 15 и к первому входу элемента ИЛИ 16. Выход элемента ИЛИ 16 является выходом умножителя частоты, а второй вход соединен с выходом элемента И 7, Элемент И 7 -подключен вторым входом к выходу триггера 15, соединенного вторым входом с выходом делителя 8 частоты. Выход старшего разряда дели- ЗО теля 2 подключен к счетному входу счетчика 144, а входы блока 6 сравнения кодов соединены с выходами .регистра 13 и счетчика 5. Преобразователь 17 кода подключен выходом к з 5 первому входу второго сумматора 18, а входом - к выходу четвертого регистра 19. Регистр 19 соединен управляющим входом с выходом блока 6 сравнения кодов, а информационным 40 входом - с выходом пятого регистра 20. Регистр 20 подключен первым информационным входом к кодовому выходу делителя 2 частоты, второму входу сумматора 18 и к первому входу тре тьего сумматора 21, вторым информа ционным входом - к выходу счетчика 19, третьему входу сумматора 18 и к второму входу сумматора 21, а управляющим входам - к шине 12 ввода умно- в жаемой частоты, Выход сумматора 18 соединен с третьим входом сумматора 21, подключенного выходом младших разрядов к информационному входу регистра 11, а выходом старших разрядов - у к информационному входу регистра 13,Умножитель частоты периодических импульсов работает следующим образом. 6 6Тактовые импульсы периода Т с выхода генератора 1 поступают через в-разрядный делитель 2, с коэффициентом деления К равным требуемому коэффициенту умножения умножителя, на вход и-разрядного счетчика 114, Спустя промежуток времени, равный периоду.Т, умножаемой частоты, в счетчике 11 и в делителе 2 будут зафиксированы соответственно целая и дробная части от деления количества импульсов (Й), поступивших на вход делителя 2, на коэффициент К По окончании текущего периода умножаемой частоты, эти результаты соответственно переносятся в младшие разряды и в старшие и разрядов регистра 29.По окончании каждого 1-го периода входного сигнала в регистре 19 за писывается (пл)-разрядный код предыдущего периода М ,1, на выходе преобразователя 17 кода сформировывается (ви+1)-разрядный дополнительный код числа М ,1, причем старший разряд является знаковым, Этот код с выхода преобразователя 17 кода пос тупает на первый вход сумматора 18, на остальные входы которого поступает прямой код 1-го периода Мс кодового. выхода делителя 2 частоты и с выхода счетчика 144. В результате на выходе сумматора 18 формируется код алгебраической разности ЬМ=14-И. Полученный код поступает на третий вход сумматора 21, на остальные входы которого так же как и на сумматор 18 поступает прямой код Й, При этом на выходе сумматора 21 формируется прогнозируемый код (1+1)-го периода й,+4 =4 д 144. По окончании импульса на входной шине 12 младшие а разрядов кода1числа Н переносятся в регистр 11, а старшйе и разрядов - в регистр 13 В этот же момент обнуляются регистр 9 и счетчик 5. В следующий (1+1)-ый период входного сигнала работа описанной части умножителя происходит аналогично.В течение (1+1)-го периода результат й , записанный в регистре 3,144 фсравнивается посредством блока 6, с текущим значением числа импульсов, сосчитанных счетчиком 5, В момент совпадения кодов на входах блока 6, на его выходе формируется импульс, который сбрасывает счетчик 5 и черезэлемент И 7 и элемент ИЛИ 16 проходит на выход умножителя, Первый с начала (1 +1) - го периода импульс с выхода блока 6 переписывает код М из регистра 20 в регистр 19. Если при этом 5 элемент И РР открыт в течение всего (111) периода умножаемой частоты, то импульсы на выходе блока 6 появляются через интервалы времени ь 1ь 1 О1 ТО, где 1.,- целая частьотношения. В результате на выходе умножителя каждый Р -ный импульс появляется с опережением (ошибкой,Рна время 1 Р= - Т Р где-" - - ( М 1+Р (И+ 11( 1 о 1 к 1дробная часть отношения.Уменьшение данной ошибки статического характера при работе умножителяпроисходит следующим образом. Кодостатка от деления М + на 1( с выхода регистра 11 поступает нд первыйвход сумматора 10. По приходу первого импульса с выхода блока 6 этоткод с сумматора 10 переписывае.гся врегистр Э, и с выхода регистра 9 подается на второй вход сумматора 10,Таким образом, в течение периодаумножаемой частоты сумматором 10производится сложение кодов остатков, причем результат увеличивается на д й+,1 с приходом каждого импульса с выхода блока 6, Если текущее значение суммы остатков равноили превышает число (, то на выходе старшего разряда сумматора 10формируется сигнал логической единицы, Зтот сигнал с выхода сумматора10 поступает на информационныйвход блока 3, приведенного в исходносостояние импульсом с блока 6 и управляемого импульсами генератора 1,Блок 3 вырабатывает импульс длительностью Т который закрываетна вРемл Тр элемент И РР, запРеЩаЯпрохождение на вход счетчика 5 одного импульса с выхода генердторд 1,В результате, благодаря тому,что для формирования выходных импульсов в течение (1+1)-го периодавходного сигнала используется некод 1-го периода (как в известномустройстве), а прогнозируемое значение кода (1+1)-го периода, удаетсязначительно уменьшить динамиче куюошибку умножителя. При плавном жеизменении периода входного .сигналаошибка умножителя практически полностью огРределяется ошибкой статического харак герд, не превышающей Т,.Для синхронизации и привязки последнего выходного импульса к концу периода умножаемой частоты импульсы с выхода блока 6 поступают на счетный вход делителя 8 с коэффициентом К. Если на счетный вход делителя 8 успело поступить 1( импульсов, а период умножаемой частоты еще не окончился, то сигнал с выхода делителя 8 закрывает через триггер 15, элемент И 7 и прекращает подачу импульсов на выход умножителя.Таким образом, предлагаемый умножитель позволяет по сравнению с гизвестнымза счет введения коррекциипо изменению периодов Т , уменьшитьнеравномерность следования импульсов выходной последовательности приоольшой скорости изменсния периодавходного сигнала и уменьшить динамическую ошибку умножения частоты,нто и определяет возможную техникоэкономическую эффективность предлагаемого умножителя,Формула изобретенияУмножитель частоты г 1 ериодических имоу"ьсов содержащий генератор тактовых импульсов, подключенный выходом к счетному входу первого делителя частоть управляющему входу блока синхронизации и к первому входу первого элемента И, соединенного выходом со счетным входом первого счетчика . д вторым входом - с выходом блока синхронизации, подключенного вхсдом обнуления к выходу блока сравнения кодов., первому входу обнуления первого счетчика, первому входу второго элемента И, счетному входу второго делителя частоты и к управляющему входу первого регистра, а информационным входом - к вымоду старшего разряда первого сумматора, соединенного выходом остальных оазр лов с информдциОнным ВхО дом первого регистра, первым входом - с выходом второго регистра, вгорым входом - с выходом первого регистра, вход обнуления которого подключен к шине ввода умнождемой частоты, второму входу обнуления первого счетчика, управляющим входам второго и третьего регистров, входом обнуления второго счетчика иделителей частоты, первому входутриггера и к первому входу элемента ИЛИ, выход которого являетсявыходом умножителя частоты, а второй 5вход соединен с выходом второго элемента И, подключенного вторым входомк выходу триггера, соединенноговторым входом с выходом второго делителя частоты, причем выход старшего разряда первого делителя частоты подключен к счетному входу второго счетчика, а входы блока сравнения кодов соединены с выходами третьего регистра и первого счетчика,о т л и ч а ю щ и й с я тем, что,с целью уменьшения динамическойпогрешности умножения и повышенияравномерности следования выходныхимпульсов, в умножитель частоты 20дополнительно введены второй и третийсумматоры, четвертый и пятый регистры и преобразователь кодов, подключенный выходом к первому входу второго сумматора, а входом - . выходу 25четвертого регистра, соединенногоуправляющим входом с выходом блокасравнения кодов, а информационным входом - с выходом пятого регистраподключенного первым информационнымвходом к кодовому выходу первого делителя частоты, второму входу второго сумматора и к первому входу третьего сумматора, вторым информационным входом - к выходу второго счетчика, третьему входу второго сумматора и к второму входу третьегосумматора, а управляющим входом - кшине ввода умножаемой частоть, причем выход второго сумматора соединенс третьим входом третьего сумматора, подключенного выходом младшихразрядов к информационному входу вто"рого регистра, а выходом старших разрядов - к информационному входу третьего регистра,Источники информации,принятые ео внимание при экспертизе1Авторское свидетельство СССРУ 498624, кл. С 06 Г 7/39 19702. Авторское свидетельство СССРпо заявке й 2923505/18-24,кл. С 06 Г 7/68, 30.04.80.3. Авторское свидетельство СССРпо заявке У 2806947/18-24, кл. 6 06 Г.7/521979 (прототип).Составитель С. КазиновРедактор Т, Парфенова Техред К.Мыцьо Корректор М. ШарошиЗаказ 213/52 Тираж 731 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий13035, Москва, Ж, Раушская наб д, 4/5Филиал ППП Патент, г. Ужгород, ул. Проектная,