Матричный накопитель для интегрального запоминающего устройства

(71) Заявитель Я ИНТЕГРАЛЬНОСТВА 4) МАТРИЧНЫЙ НАКОПИТЕ ЗАПОМИНАЮЩЕГО УС те33 Изобретение относится к вычислитель 4ной технике, в частности к микроэлектронике, и может быть использовано длясоздания интегральных динамических запоминающих устройств с произвольной выборкойЗУПВ),ЮИзвестно интегральное МОП-ЗУПВ,основанное на применении однотранзисторвного динамического элемента памяти идифференциального усилителя считыва,ь:ния 1 .Наиболее близким к предлагаемомутехническим решением является матричный накопитель для интегрального запоминающего устройства, содержащий элементы памяти, шины выборки и числовьшины; каждая иэ которых разделена наполушины Г 21Однако в известных устройствах чис-ловые полушины расположены по обе сто 20роны от усилителя считывания таким образом, что каждая иэ них пересекаетсяс половиной общего количества шин выборки, При этом числовые полушины расходятся, удаленными от усилителя считывания концами на значительное раостояние друг от друга. На таком протяжении заметны неоднородности свойствкремниевой пластины и параметров получаемых при изготовлении элементов струтур интегральной схемы (разнотолщинность подэатворного и изолирующегоокисла, неравномерность глубины диффузии и концентрации примеси в диффузионных областях и др.), Это вызывает нарушение симметричности числовых полущин, что приводит к необходимости повышать величину полезного сигнала эасчет увеличения площади элементов памяти, Удеченное друг от друга расположение числовых полушин создает условиядля воздействия на них нестабилиэированных помех от импульсных формирователей схемы управления, расположенныхпо периферии кристалла,Целью изобретения является увеличение информационной емкости и помехоэвщищенности накопителя, 928412Указанная цель достигается тем, чтофв матричном накопителе для интеграль-,ного запоминающего устройства полушины числовых шин пересечены каждой шиной выборки, а элементы памяти расиоложены в местах пересечения шин выборки с одной из полушин числовых шин.На фиг. 1 изображено .взаимное расположение элементов на кристалле ЗУПВ;на фиг, 2 - фрагмент топологии матричного накопителя,, Накопительподанному изобретению использованн в и нтегральном ЗУПВ емкостью".16384 бита, Запоминающее устройство,изготовленное по о -канальной МОП тех Знологии с самосовмещенными кремниевыми затворами и с двумя уровнями разводки иэ поликристаллического кремния, содержит элементы памяти 1, состоящие изМОП-конденсатора 2 и ключевого транзистора 3, Шины выборки 4 выполненыиз поликристаллического кремния второго уровня и являются одновременнозатворными шинами ключевых транзисторов 3. Числовые полушипы 5, соединен- Бнные с ключевыми транзисторами 3, выполнены из алюминия и имеют контакты6 на стоковые области пары элементовпамяти 1. Конденсаторы хранения 2 образуются пленкой поликристаллическогокремния первого уровня 7, на которуюподается постоянное, положительное от.носительно подложки, напряжение, и инверсионным слоем, существующим в областях, где поликристаллический кремний первого уровня расположен, надучастками тонкого окисла. Для формирования диффузионных областей 8 ключевых транзисторов 3 элементов памяти1 и для создания контактов 6 алюминиевых числовых полушки 5 к стоковымобластям 8 ключевых транзисторов 3 общая обкладка 7 конденсаторов хранения2 имеет окна 9, Числовые полушины 5попарно соединены с усилителями считывания 10, Элементы памяти 1, шинывыборки 4 и числовые полушины 5 образуют накопитель 11, Блок ключейввода-вывода 12, дешифраторы 13 и 14и устройство 15 вывода информации осуществляют выборку элемента памяти,вывод из накопителя считываемой информации и ввод в накопитель записываемойинформацииУлучшение симметрии числовых полушин накопителя и повышение его помехозащищенности позволяет уменьшить площадь конденсатора хранения однотранэисторного элемента памяти и тем самымразместить на кристалле интегральногоЗУПВ накопитель большого информационного объема,ф ормула изобретенияМатричный накопитель для интегрального запоминающего устройства, содержащий элемент памяти, шины выборки ичисловые шины, каждая из которых разделена на полушины, о т л и ч а ю -щ и й с я тем, что, с целью увеличенияинформационной емкости и помехозащищенности накопителя, в нем полушинычисловых шин пересечены каждой шинойвыборки, а элементы памяти расположены в местах пересечения шин выборки содной из полушин числовых шин,Источники информации,принятые во внимание при экспертизе1. Патент США % 3838404,кл. 340-173, 1972.2, Электроника, 1973, Мо 19,с. 43-51, (прототип).Тираж 624 Подписно НИИПИ Государственного комитета СС ио делам изобретений и открытий 3035Москва, ЖРаушская наб