Цифровой функциональный преобразователь

(23) П рноритет -6 06 Г 7/544 6 06 Г 15/31 Государстесииый комитет ло делам изобретений и открытийОпубликовано 15 . 05 . 82, Бюллетень Рй 1 8 Дата опубликования описания 15, 05. 82(54ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ Изобретение относится к вычислительной технике, в частности к устройствам обработки дискретной информации, в которых количество импульсов имеет функциональную зависимостьот изменяемой величины и может бытьиспользовано для воспроизведения почислоимпульсному коду аргумента широкого класса функцией, например немонотонных функций, скорость изменения которых (в квантах) может превышать скорость изменения аргумента.Известен цифровой функциональныйпреобразователь для воспроизведенияфункциональных зависимостей по число-,импульсному коду аргументаОднако в этом преобразователе непредусмотрена возможность формирования немонотонных функций,Наиболее близким по технической сущности к предлагаемому являетсяпреобразователь, содержащий входчислоимпульсного кода аргумента,программный блок, образованный регистром сдвига и блоком памяти, и блок умно-жения, образованный двоичным умножителем и формирователем сигнала конца участка аппроксимации, причем тактовый вход соединен с входом аргумента, а остальные входы подключенык выходам блока памяти, вход обратной связи которого подключен к выходу сигнала конца участка аппроксимации блока умножения, у которого дво- О ичный умножитель образован счетчикомпервой группой элементов И и элементом ИЛИ, а формирователь сигналаконца участка аппроксимации образован второй группой элементов .И, 15Работа этого преобразователя основана на методе кусочно-линейнойаппроксимации. Угловой коэффициент идлина каждого участка аппроксимациизадаются блоку умножения программным 20блоком так, что блок умножения повходному числоимпульсному коду аргумента вырабатывает числоимпульсныйкод (возрастающей, либо убывающей)функции и сигнал конца участка аппроксимации ".2.,Недостатком такого преобразователя является то, что вследствие недостаточно полного использования воз- З можностей программного блока, преобразователь не может воспроизводить как немонотонные функции, так и функции, скорость изменения которых (в квантах) могла бы превышать скорость 0 изменения аргумента, т.е. по каждому кванту аргумента выходная Функция преобразователя может изменяться не более, цем на один квант.15Цель изобретения - расширение класса воспроизводимых функций за счет дополнительной возможности вычисления немонотонных функций и функций, скорость изменения которых пре вышает скорость изменения аргумента.Поставленная цель достигается тем, цто в цифровой функциональный преобразователь; содержащий двоичный умножитель, счетчик, счетчик участков 25 и блок памяти, вход аргумента устройства соединен с входами двоичного умножителя и счетчика, управляющие входы которых соединены соответственно с выходами первой и второй групп бло ка памяти, вход которого через счетчик участков соединен с выходом счетчика, введены сумматор по модулю два, триггер, дешифратор и элемент И, причем вход аргумента устройства соединен с первым входом элемента И, второй вход которого подключен к первому выходу блока памяти, второй выход которого соединен с первым входом дешифратора, второй вход которого под- щ 0 ключен к первому выходу сумматора по модулю два и третьему входу дешифратора, четвертый вход которого соединен со вторым выходом сумматора по модулю два, пятым входом дешифратора и,входом триггера, выход которого является выходом младшего разряда значения функции и соединен с шестым и седьмым входами дешифратора, восьмой, девятый и десятый входы которого соединены со вторым выходом блока памяти, первый и второй выходы дешифратора являются выходами числоимпульсного кода положительного и отрицательного соответственно приращения .функции. На чертеже представлена блок-схема преобразователя. Преобразователь содержит вход 1 аргумента преобразователя, блок 2 памяти, элемент 3 И, счетчик 4 участков, двоичный умножитель 5, счетчик 6, вход 7 блока памяти, сумматор 8 по модулю два, триггер 9, дешифратор 10, выходы 11-14 блока памяти, выход 15 элемента 3 И, выход 16 двоичного умножителя, выход 17 счетчика, вы-. ходы 18-20 преобразователя.Работа преобразователя основана на принципах кусочно-линейной аппроксимации и осуществляется следующим образом.Для обеспечения работы преобразо.вателя на его вход 1 подается число- импульсный код аргумента х (ЧИК х) представляющий собой последовательность импульсов, каждый импульс которой имеет вес дх (т,е. означает изменение аргумента х на дх).Преобразователь по ЧИК х вырабатывает на выходах 18-20 цифровые сигналы функции у таким образом, что на выходе 20 вырабатывается младший разряд двоичного кода .у с весом ду, а на выходе 18 (выходе 19) числоимпульсный код положительного (отрицательного) приращения Функции у, представляющий собой последовательность импульсов, каждый импульс которой имеет вес 2 ду (вес на выходе 19 - 2 ду Перед поступлением на вход 1 преобразователя очередного импульса ЧИК х (т.е, очередного приращения сх) блок 2 памяти, двоичный умножитель 5, счетчик 6 и триггер 9 находятся в некоторых состояниях, обусловленных предысторией работы преобразователя так, цто блок 2 выдает прямой двоичный код углового коэффициента(на выходе 11 - знаковый разряд , на выходе 12 - старший разряд М 1, а на выходах 13 - остальные разряды М) ;1-го участка аппроксимации и двоичный прямой код длины ьхпоследующего (+1)-го участка айпроксимации (код дх вырабатывается на выходах 14 блока 2), а в счетчике 6 содержится полный код.ах или код некоторой длины оставшейся части 1-го .участка аппроксимации. С выхода 11 знаковый разряд Е поступает на дешифратор 10, .с выхода 12 старший разряд 1 поступает на вход элемента И 3, с выходов 13 остальные разряды М поступают на разрядные входы двоичного умножителяа с выходов 14 код ах + поступаФормула изобретения 45 5 . 9283 ет на разрядные входы счетчика 6. На другие входы дешифратора 1 О подаются сигналы с выходов (выхода переполнения и выхода суммы) сумматора 8 по модулю два и с выхода 20 триггера 9, счетный вход которого подключен к выходу суммы сумматора 8 по модулю два.При этом по каждому импульсу приращения дх аргумента х содержимое 10 счетчика 6 уменьшается на один квант (те. на дх) а в зависимости от значения М и содержимого двоичногб умножителя 5 возможны три случая выработки приращения функции у: приращение функции у не вырабатывается; вырабатывается импульс приращения ду на выходе 15 элемента И 3 и вырабатывается импульс приращения д у на выходе 16 двоичного умножителя 5; выра- о батывается импульс приращения ду на выходе 15 элемента, И 3, или на выходе 16 двоичного умножителя 5Импульсы приращений функции у с выхода 15 элемента И 3 и с выхода 16 25 двоичного умножителя 5 поступают на входы сумматора 8 по модулю два.Поэтому в первом случае преобразователь на выход ничего не вырабатывает, во втором случае, в зависимости от знакового разряда 11 вырабатывается либо на выходе 18 импульс положительного приращения 2 ду, либо на выходе 19импульс отрицательного приращения -2 ду, а в третьем случае35 блоки 8-10 работают как одноразрядный реверсивный счетчик, формирующий в. зависимости от знакового разряда М и состояния триггера 9, либо на выходе 18 импульс положительного приращения 2 ду, либо на выходе 19 импульс отрицательного приращения -2 ду функции у. Та кой проц е сс воспроиз веден и я функции у на 3 -ом участке продолжается до тех пор, пока счетчик 6 не формирует на выходе 17 импульс переполнения, т,е. импульс .конца участка аппроксимации, состояние счетчика 4 изменяется на единицу и на входе 7 блока 2 появляется новый адрес, по которому в счетчик 6 заносится код .ьх . В следующий момент блок 2 вырабатывает код 1 и код ах+2 и начинается процесс воспроизведения функции у на участке (3+1 ) 47 6Таким образом, предлагаемыи пре- образователь может воспроизводить как,немонотонные функции, так и функции, скорость изменения которых в квантах может превышать скорость изменения аргумента. Цифровой функциональный преобразователь, содержащий двоичный умножитель, счетчик, счетчик участков и блок памяти, вход аргумента устройства соединен с входами двоичного умножителя и счетчика, управляющие входы которых соединены соответственно с выходами первой и второй групп бло-. ка памяти, вход которого через счетчик участков соединен с выходом счетчика, отличающийся тем, что, с целью расширения класса воспроизводимых функций за счет дополнительной возможности вычисления не- монотонных функций и функцийскорость изменения которых превышает скорость изменения аргумента, в него введены сумматор по модулю два, триггер, дешифратор и элемент И, причем вход аргумента устройства соединен с первым входом элемента.И, второй вход которого подключен к первому выходу блока памяти; второй выход которого соединен с первым входом дешифратора, второй вход которого подключен к первому выходу сумматора по модулю два и третьему вхору дешифратора, четвертый вход которого соединен со вторым выходом сумматора по модулю два, пятым входом дешифратора и входом триггера, выход которого является выходом младшего разряда значения функции и соединен.с шестым и седьмым входами дешифратора, восьмой девятый и десятый входы которого соединены со вторым выходом блока памяти, первый и второй выходы дешифратора являются выходами число- импульсного кода положительного и отрицательного соответственно приращения функции.Источники информации принятые во внимание при экспертизе1. Авторское свидетельство СССР Й 415798, кл. Н 03 К 13/00, 1974,2. Авторское свидетельство СССР " 697989, кл. С 06 Г 1/02, 1979.Касарда Техред А. Вабинец ректор С,йекмар е лиал ППП "Патент"г.ужгород, ул.Проек Заказ 3211/61 Тираж 732 ВНИИПИ Государственно по делам изобретени 113035, Москва, Ж, Подписноео комитета СССРи ОткрытийРаущская наб., д.1/