Устройство для программного регулирования

(5)5 6 05 8 СВИДЕТЕЛ АВТОРСКО нькин; .Н.ТкаНОГО сти автои может ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(56) Авторское свидетельство СССРМ 1042018, кл. С 06 Г 9/22, 1983.Авторское свидетельство СССРМ 1571550, кл. 6 05 В 19/18, 1988.Авторское свидетельство СССРМ 1368880, кл. О Об Е 9/00, 1988.(54) УСТРОЙСТВО ДЛЯ ПРОГРАММРЕГУЛИРОВАНИЯ(57) Изобретение относится к обламатики и вычислительной техники 1784941 АВ 19/1 быть использовано для управлейия специализированными вычислительными системами и АСУ ТП, работающими в реальном масштабе времени, Цель изобретения - улучшение динамических характеристик путем задания произвольной величины приращения сигналарегулйрования, Поставленная цель достигается путем введения схемы 25 сравнения, сумматора 26, регистра 14 сигнала, коммутатора адреса, коммутатора 21 кода, коммутатора 22 приращения, второго элемента ИЛИ 32, третьего элемента И 30, Сущность изобретения состоит в формировании сигналов регулирования с высокой крутизной фронтов и спадов. 7 ил,1784941Составитель И.Швец РедакторТехред М,Моргентал Корректор В,Петраш Заказ 4363 . Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС и. 113035, Москва, Ж. Раушская наб 4/5инат "Патент", г. Ужгброд, ул,Гагарина, 10Производственно-издательскиИзобретение относится к области автоматики и вычислительной техники и может быть использовано для управления специализированными вычислительными системами и АСУ ТП, работающими в реальном масштабе времени,Известно устройство управления, содержащее блок формирования команд, регистр "команд, счетчик, дешифратор, мультиплексор, генератор, триггер, блок элементов И, первый - третий элементы И, элемент ИЛИ, первый элемент задержки.Недостатком устройства является низкое быстродействие,Известно устройство для программного регулирования, содеркащее первый и второй блоки памяти, регистр адреса, счетчик адреса, счетчик сйгнала, мультиплексор условий, схему сравнения, делитель. схему не 5 10 равнозначности, коммутатор, триггер пуска, 20триггер ошибки, элементы И, ИЛИ,Недостатком устойства являются невысокие динамические характеристики. Этотнедостаток обусловлен тем, что содержи мое счетчика сигнала может измениться 25только на единицу в каждом такте формирования линейного участка сигнала регулирования, Это приводит к тому, что крутизнасигналов регулирования не может превышать 45 О . При Формировании сигналов с 30большой крутизной необходимо выбрать изпервого блока памяти информацию, чтоприводит к увеличению объема оборудования и уменьшению быстродействия устройства. 35Наиболее близким к предлагаемому устройству по технической сущностиИ достигаемому положительному эффекту являетсяустройство программного регулйрования,содержащее блок формирования команд, 40регистркоманд, счетчик, дешифратор, мультиплексор, генератор импульсов, триггер,. блок элементов И; элементы ИЛИ, НЕ, первый и второй элементы задержки, причеминформационный вход устройства соединен с первым информационным входомблока формирования команд, вйход кодакоманд которого соедйнен с информационным входом регистра команд, выход поляномера объекта управления и выход поля 50типа управляющего сигнала регистра команд соединены с входом дешифратара иуправляющим входом мультиплексора соотвественно, выход дешифратора соединен спервым входом блока элементов И, выход 55мультиплексора соединен с вторым входомблока элементов И, выход которого является выходом устройства, выход генератораимпульсов соединен с первым входом второ-го элемента И, выход первого элемента И соединен с входом синхронизации регистра команд, выход второго элемента И соединен с первым информационным входом мультиплексора и со счетным входом счетчика, выход элемента ИЛИ - с вторым информационным входом мультиплексора и с входами элемента ИЛИ, выход поля адреса регистра команд - с вторым информационным входом блока формирования команд, выход поля длительности такта которого соединен с информационным входом счетчика, выход признака конца работы регистра команд соединен через второй элемент задержки с первым входом третьего элемента И, выход которого соединен с входом установки в ноль триггера, вход пуска устройства - с входом установки "1" триггера, выход которого соединен с входом останова генератора импульсов, выход первого элемента И соединен с входом синхронизации счетчика, выход элемента ИЛИ - с вторым входом второго элемента И, а через элемент НЕ - с вторыми входами первого и третьего элементов И,Недостатком устройства-прототипа является отсутствие модуляции сигнала регулирования по уровню, что также не позволяет обеспечивать высокие динамические характеристики сигналов регулирования,Целью предлагаемого изобретения является улучшение динамических характеристик путем задания произвольной величины приращения сигнала регулирования.Поставленная цель достигается:тем, что в устройство для программного регулирования, содержащее блок памяти команд управления, регистр команд, счетчикдлительности, триггер пуска, генератор,мультиплексор условий, мультиплексор из" мейения, первый и второй элементы И, первый элемент ИЛИ, элемент. НЕ, причем выходуправляющих сигналов блока памяти команд управления соединен с информационным входом регистра команды, выход кода длительности линейного участа - с информационным входом счетчика длительности, информационные выходы которого соединены с группой входов первого элемента ИЛИ и с соответствующими информационными входами мультиплексора изменения, выход первого элемента ИЛИ соединен с первым информационным входом мультиплексора изменения и с входом элемента НЕ, выход элемента НЕ -с первым входам первого элемента И, выход пуска устройства - с входом триггера пуска, инверсный выход которого соединен с первым входом и группой входов регистра команды, прямой выход триггера пуска соединен совходом генератора импульсов, выход генератора импульсов - с первым входом второ- . го элемента И и с вторым входом первого элемента И, выход которого соединен с С- входами регистра команды и счетчика дли тельности, выход первого элемента ИЛИ соединен со вторым входом второго элемента И, выход которого соединен с вычитающим входом счетчика длительности и вторым информационным входом мультиплек сора длительности, выход модифицируемого разряда адреса выхода кода адреса следующей команды регистра команды соединен с первым информационным входом мультиплексора условий, входы логических 15 условий соединены с соответствующими входами группы информационных входов мультиплексора условий, выход кода проверяемого логического условия регистра команды соединен с адресным входом 20 мультиплексора условий, дополнительно введены второй элемент ИЛИ, третий элеент И, схема сравнения, сумматор, регистр сигнала, коммутатор адреса, коммутатор кода, коммутатор приращения, причем вход 25 операций устройства соединен с первым информационным входом коммутатора адреса, выход которого соединен с адресным входом блока памяти команд управления, выход конца команды регистра команды со единен с управляющим входом коммутатора адреса, выходы немодифицируемой части адреса выходов кода адреса следующей команды регистра соединены с соответствующими входами второго 35 информационного входа коммутатора адреса, выход кода установки блока команд уп- равления соединен с первым информационным входом коммутатора кода, выход которого соединен с информационным входом регистра сигнала, выходрегистра сигнала соединен с первым информационным входом сумматора, выход которого является выходом устройства и соединен с вторым информационным входом 45коммутатора кода и с первым входом схемысравнения, выход схемы сравнения соединен с первым управляющим входом коммутатара приращения и инверсным входомтретьего элемента И, выход которогосоеди нен с вторым управляющим входом коммутатора приращения и входом суммирования единицы сумматора, выход коммутатора приращения соединен с вторым информационным входом сумматора, выходы кода 55 угла наклона регистра команды соединены с соответствующими входами младших разрядов прямого и инверсного информационных входов коммутатора приращения, выход сигнала логического нуля соединен с вхсдами старших разрядов прямого и инверсного информационных входов коммутатора приращения, выход метки знака наклона регистра команды - с прямым входом третьего элемента И, выход кода экстремума регистра команды - с вторым входом схемы сравнения, выход кода частоты измерения. регистра команды - с дресным входом мультиплексора изменения, выход метки конца работы регистра коман- , ды - с Р - входом триггера пуска, выход элемента НЕ - с управляющим входом коммутатора кода, выход мультиплексора изменения - с вторым входом второго элемента ИЛИ, выход которого соединен с входом синхронизации регистра сигнала;Сущность предлагаемого технического решения состоит в том, что улучшение динамических характеристик достигается введением регистра сигнала, сумматора, схемы сравнения, коммутаторов, элементов И, ИЛИ, позволяющих обеспечивать формирование кода приращения сигнала регулирования произвольной величины, что позволяет формировать сигналы регулирования с высокой крутизной фронтов и спадов.В общем случае сигнал регулирования ) может быть аппроксимирован совокупностью линейных участков, Число этих участков определяется требованиями к точности аппроксимации и быстродействием устройства, 8 блоке памяти заявляемого устройства хранится информация о линейных участках и порядке их следования в процессе формирования сигнала регулирования Я(с). В процесе формирования сигнала регулирования Я(т) заявляемое устройство последовательно во времени формирует значения линейных участков, аппроксимирующих значение Ьс). В процессе формироавния линейного участка сигнала регулирования величина пиращения может выбираться произвольной и ограничиваться разрядностью кода угла наклона. Кроме того, в течение времени формирования линейного участка в заявляемом устройстве хранится экстремальнбе значение сигнала регулирг вания на этом участке, Это обстоятельство позволяет формировать участки с постоянным значением сигнала регулирования и существенно уменьшать объем оборудования устройства.Новизна решения Состоит во введении регистра сигнала, сумматора, коммутатора кода, коммутатора приращения, схемы сравнения второго элемента ИЛИ и третьего элемента И,Введение сумматора и обусловленныхим связей позволяет формировать текущеезначение сигнала Я(т) регулирования.Введение регистра позволяет хранить втечение времени формирования текущегозначения сигнала регулирования его значения в предыдущем такте.Введение коммутатора адреса и его связей позволяет выдавать адрес очереднойкоманды на блок памяти.Введение коммутатора кода и его связей позволяет выдавать на регистр сигналакод установки на значение сигнала регулирования.Введение коммутатора приращения иего связей позволяет формировать прямойили обратный код угла наклона (приращения).Введение схемы сравнения и ее связейпозволяет ограничивать значения сигналарегулирования экстремального значения налинейном участке,Введение элементов И, ИЛИ и их связейпозволяет обеспечивать устойчивую работуустройства,Возможность достижения полокительного эффекта подтверкдается тем; что с введением регистра сигнала, сумматора,коммутатора адреса, кода и приращения,схемы сравйения, второго элемента ИЛИ,третьего элемента И появляется возможность формировать линейные участки сигналов регулирования с углом наклона,превышающим 45 О,На фиг,1 приведена функциональнаясхема устройства программного регулиро вания на фиг,2 - формат команды; на фиг.З- пример формирования линейного отрезкафункции у(ф) на интервале ; на фиг,4 - пример аппроксимации функции у(1) линейнымиотрезками 12,з,д; на фиг.5 - области допускаемых изменений функции регулирования, достигаемые в заявляемом устройствеи устройстве-прототипе; на фиг.6 - примераппроксимации функций регулирования; нафиг,7 - временная диаграмма работы устройства.Устройство программного регулирования (фиг.1) содержит блок 1 памяти с выходом 2 кода уставки, выходом 3 управляющихсигналов, выходом 4 кода длительности линейного участка, регистр 5 команды с выходом 6 конца программы, с выходом 7 кодаадреса следующей команды, с выходом 8кода проверяемого условия, с выходом 9кода угла наклона, с выходом 10 мотки знаканаклона, выходом 11 кода экстремума, с выходом 12 кода частоты изменения состояниярегистра 14, выход 13 метки конца работы,регистр 14 сигнала, счетчик 15 длительно рым информационным входом мультиплексора 23 длительности,Выход модифицируемого разряда адреса выхода 7 кода адерса следующей коман ды регистра 5 команды соединен с первыминформационным входом мультиплексора 24 условий, Входы 37 логических условий соединены с соответствующими входами группы информационных входов 50 мультиплексора 24 условий. Выход 8 кодапроверяемого логического условия регистра 5 команды соединен с адресным входом мультиплексора 24 условий. Вход 36 входа операции соединен с первым информаци онным входом коммутатора 20 адерса, выход которого соединен с адресным входом блока 1 памяти, Выход 6 конца команды регистра 5 команды соединен с управляющим входом коммутатора 20 адерса, Выходы немодифицируемой части адерса 1020253035 сти, триггер 16 пуска, генератор 17 с выходом 18, коммутатор 20 адреса, коммутатор 21 кода, коммутатор 22 приращения, мультиплексор 23 изменения с выходом 19, мультиплексор 24 условий, схему 25 сравнения, сумматор 26, первый и второй элементы И 27, 28, выход 29 коммутатора 22 приращений, третий элемент И 30, элементы ИЛИ 31, 32, элемент НЕ 33, выход 34 коммутатора 21кода, выход 35 сигнала логического нуля,выход 36 кода операции, вход 37 логических условий, вход 38 пуска, выход 39 устройства,Выход 3 управляющих сигналов блока памяти соединен с информационным входом регистра 5 команды, выход 9 кода длительности линейного участка соединен с информационным входом счетчика 15 длительности, информационные выходы которого соединены со входами первого элемента ИЛИ 31 и с соответствующими информационными входами мультиплексора 23 изменения. Выход первого элемента ИЛИ 31 соединен с первым информационным входом мультиплексора 23 изменения и с входом элемента НЕ 23, выход элементаНЕ 23 соединен с первым входом первого элемента И 27, вход 38 пуска соединен с Я-входом триггера 16 пуска, инверсный выход которого соединен с первым Я-входом,вторым Ь- и В-входами регистра 5 команды. Прямой выход триггера 16 пуска соединен с входом генератора 17, Выход генератора 17 соединен с первым входом второго элемента И 28 и вторым входом первого элементаИ 27, выход которого соединен с С-входами регистра 5 команды и счетчика 15 длительности.Выход первого элемента ИЛИ 31 соединен с вторым входом второго элемента И 28. выход которого соединен с вычитающим входом счетчика 15 длительности и втовыходов 7 кода адреса следующей команды регистра 5 команды соединены с соответствующими входами второго информационного входа коммутатора 20 адреса. Выход 2 кода уставки блока 1 памяти соединен с первым информационным входом коммутатора 21 кода, выход 34 которого соединен с информационным входом регистра 14 сигнала. Выход регистра 14 сигнала соединен с первым информационным входом сумматора 26, выход которого является выходом 39 устройства и соединен с вторым информационным входом коммутатора 21 кода и с первым входом схемы 25 сравнения. Выход схемы 25 сравнения соединен с первым управляющим входом коммутатора 22 приращения и инверсным входом третьего элемента И 30, выход которого соединен с вторымуправляющим входом коммутатора 22 приращения и входом суммирования единицы сумматора 26. Выход коммутатора 22 приращения соединен с вторым информационным входом сумматора 26. Выходы 9 кода угла наклона регистра 5 команды соединены с соответствующими входами младших разрядов прямого и. инверсного информационных входов коммутатора 22 приращения, Вход 35 сигнала логического нуля соединен с входами старших разрядов прямого и инверсного информационных входов коммутатора 22 приращения. Выход 10 метки зйака наклона регистра 5 команды соединен с йрямь 1 м входом третьего элемента И 30, Выход 11 кода экстремума регистра 5 команды сбединен с вторым входом схемы 25 сравнения. Выход 12 кода частоты изменения регистра 5 команды соединен с адресным входом мультиплексора 23 изменения. Выход 13 метки конца работы регистра 5 команды соединен с В- входом триггера 16 пуска . выход элемента НЕ 33 соединен с управляющим входом коммутатора 21 кода. Выход перврго элемента И 27 соединен с первым входом элемента ИЛИ 32. Выход мультиплексора 23 изменения соединен с вторым входом второго элемента ИЛИ 32, выход которого соединен с входом синхронизации регистра 14 сигнала.Рассмотрим назначение элементов предлагаемого устройства. Блок .1 памяти предназначен для хранения команд управления. Каждая команда состоит из трех понятий; поля кода уставки (поле 2); поля управляющих сигналов (поле 2). поля кода длительности линейного участка (поле 4),Код установки определяет начальное значение сигнала регулирования. Длительность линейных участков сигнала регулирования выбирается исходя из требуемой точности аппроксимации сигнала Я(1) регулирования.Одна команда содержит информациюоб одном линейном участке (длительность5 участка, начальное значение сигнала регулирования, угол наклона, код приращения,экстремальное значение).Регистр 5 команды служит для храненияполя 3 управляющих сигналов, ка 1 орое по 10 ступает из блока 1 памяти и состоит из 8полей: поля кода метки конца программы. (поле 6), поля кода адреса следующей команды (поле 7), поля кода проверяемого условия (поле 8), поля кода угла наклона (поле15 9), поля кода метки знака наклона(поле 10),поля кода экстремума (поле 11), поля кодаметки конца работы (поле 12).В поле 6 сигнал принимает единичноезначение только в последней команде про 20 граммы, В остальных командах программызначение сигнала нулевое;В поле 7 кодируется адрес следующейкоманды, Адрес, состоит иэ немодифицируемой и модифицируемой частей (младшег 625 разряда), Модифицируемая часть поступаетна информационный вход мультиплексора24,В поле 8 задается код проверяемого логического условия. В зависимости от этого30 кода на выход мультиплексора 24 поступаетлибо значение младшего разряда адреса,либо значение проверяемого логическогоусловия (входы 37 устройства).В поле 9 задается код приращения (код35 угла наклона) значения сигнала регулирования. Минимальное значение этого кода равно нулю, а максимальное - Л максЬ макс=2 -1,+140где ) - разрядность поля 9.В поле 10 задается знак наклона линейного участка. При нулевом значении сигнала в этом поле устройство будет формировать 45 в процессе выполнения команды нарастающий линейный участок (см, фиг,3,4). В поле 11 содержится код экстремального значения сигнала регулирования на линейном участке.50 В поле 12 содержится код входа мультиплексора 23, подключаемого к его выходу. В зависимости от значения этого кода на выход мультиплексора 23 могут поступать сигналы соответственно с первого и 1-го 55 выходов счетчика 15, с выхода элемента И28, с выхода элемента ИЛИ 31.В поле 13 появляется единичный сигналпри окончании работы устройства; В остальных командах в этом поле формируется нулевой сигнал.Регистр 14 предназначен для хранения фрагмента сигнала регулирования Я(с) на (+1)-м такте работы устройства,Счетчик 15 длительности йредйазйачен для записи в него перед началом линейного участка сигнала регулирования кода длительности участка и длязадания отрезка 10 времени на формирование линейного участка, Запись информации в счетчик 15 осуще- ствляется при наличии сигнала йа входе синхронизации. Прй поступлении сигнала на вычитающий вход содержимое счетчика 15 уменьшается на единицу. Триггер 16 пуска предназначен для уп-равления работой устройства. При поступленйи сигнала со входа 38 пускана-вхоДтриггера 16 последний устанавливается в 20 единичное сосгояние, запуская генератор 17. При нахождении триггера 16 в нулевом состоянии генератор 17 выключен.Генератор 17 предназначен для формирования на выходе 18 тактОвых импульсов. Длительность и период следования импульсов на выходе 18 генератора 17 выбираются исходя из условия обеспечения устойчивости работы устройства.Коммутатор 20 адреса предназначен 30 для выдачи на блок 1 памяти адреса очередной команды либо со входа 36 устройства,либо с выходов полл 7 регистра 5 и мультиплексора 24,Коммутатор 21 кода предназначен для передачи мгновенного значения сигнала 35 Ь(1) регулирования на регистр 14 либо с поля 2 блока 1 памяти, либо с выхода сумма-тора 26.Коммутатор 22 передает прямой или Формирует и передает обратный код угла 40 наклона. Обратный код формйруется следующим образом. Код угла наклона с поля 9 регистра 5 образует младшие разряды, а сигнал 35 логического нуля - старшие раз 45 ояды кода приращения. Далее на коммутаторе 22 код приращения инвертйруется ипри соответствующих условиях выдается навыход 29 коммутатора 22,Мультиплексор 23 изменения предназналов на выходе 19, поступающих на второй элемент ИЛИ 32, В качестве альтернатив- ных значений выхода 19 могут быть выбраны либо ИЛИ 31, либо со счетчика 15 длительности 55 Мультиплексор 24 условий предназначен для формирования младшего разряда адреса следующей команды. В качестве альтернативных значений этого разряда могут быть выбраны либо модифицируемый разначен для формирования управляющих сиг ряд, поступающий с поля 7 кода адреса следующей команды блока 1 памяти, либо соответствующее значение сигнала проверяемого логического условия со входа 37.Схема сравнения 25 предназначена для сравнения текущего значения сигнала регулирования с выхода 39 устройства (сумматора 26) и экстремального значения сигнала регулирования на линейном участке, при равенстве этих кодов на выходе схемы 25 сравнения появляется сигнал.Сумматор 26 осуществляет формирование мгновенного значения сигнала Ь)т) регулирования путем выполнения следующих операций;а) для нарастающего линейного участка -Я+1 =Я+ Лб) для спадающего линейного участка -3+1 = Я - Лгде Ь - код приращения%, 3+1 - значения сигнала регулирования в 1-м и(Г+1)тактах,Элементы И 27, 28 и 30, элементы ИЛИ 31, 32, а также элемент НЕ 33 обеспечивают устойчивую работу устройства.Устройство для программного регулирования функционирует следующим образом;В исходном состоянии регистры 5, 14 счетчик 15 итриггер 16 находятся в нулевом состоянии (цепи установки в исходное состояние на фиг,1 условно не показаны). На выходе 6 "кбнец программы" регистра 5 присутствует единичный сигнал, Этот сигнал воздействует йа управляющий вход коммутатора 20, При этом код операции (адрес первой команды) через коммутатор 20 поступает на вход блока 1 памяти. Из блока 1 памяти выбирается код соответствующей команды, С выхода 2 код уставки через коммутатор 21 поступает на информационный вход регистра 14, С выхода 3 управляющих сигналов информация поступает на регистр 5. С выхода 4 код длительности линейного участка поступаЕт на информационный вход счетчика 15, При подаче на вход 38 пуска сигнала триггер 16 переходит в единичное состояние; при этом включается генератор 17. По первому импульсу, формируемому на выходе 18 (по заднему фронту), соответствующая информация загружается в регистры 5, 14 и счетчик 15. Так как содержимое счетчика 15 стало отлично от нуля, то на выходе элемента ИЛИ 31 появляется сигнал. Приэтом по второму входу закрывается элемент максимального значения (экстремума), то наИ 27. а открывается элемент И 28, Код устав- выходе схемы 25 сравнения появится сигки с выхода регистра 14 поступает на пер-. нал, Этот сигнал закроет коммутатор 22 ивый вход сумматора и складывается с элемент И 30. До окончания формированияприращением. При этом на выходе суммато линейного участка сигнала Я(с) регулироваре 26 формируется начальное значение Яо ния его значение на выходе 39 будет постосигнала регулирования. Значение Яр посту- янным.пает на выход 39 устройства, на схему срав- На фиг.8 показана эпюра значения сигнения 25 и через коммутатор 21 - на нала регулирования на возрастающем лиинформационный вход регистра 14. Так как 10 нейном участке.при записи информации в регистр 5 сигнал На фиг.4 приведены эпюры сигнала рена выходе 6 исчезнет, то адрес очередной . гулирования на возрастающих линейныхкоманды на блок 1 памяти поступает с выхо- участках 1, 4, на спадающем линейном учада 7 регистра 5 и с выхода мультипелксора стке з, постоянного значения сигнала 2,24 через коммутатор 20. 15 В заявляемом устройстве использоваПо очередному импульсу с выхода 18 ние схемы сравнения 25 позволяет реализогенератора 17 содержимое счетчика 15 вать участки 1 и 2 с помощью однойуменьшается на единицу. При поступлении команды.очередного импульса навыход 18 содержи- Формирование сигнала регулированиямое счетчика 15 снова уменьшается на еди на спадающем линейном участке (участок зницу и т,п. Уменьшение содержимого на фиг,4). На последнем такте предыдущегосчетчика 15 будет происходить до момента линейного участка содержимое счетчика 15его обнуления (окончания линейного участ- становится равным нулю. При этом сигналка ), на выходе элемента ИЛИ 31 исчезнет, а наВ зависимости от настройки мультипле выходе элемента НЕ ЗЗ появится. По очекосра 23 значение сигнала регулирования редномуимпульсу генератора 17 в регистрыбудет изменяться либо на каждом такте (ес, 14 и в счетчик 15 заносится новая инфорли сигнал с выхода элемента И 28 проходит мация (аналогично описанному выше алгочерез мультиплексор 23 на выход 19), либо ритму) о следующей команде.через два, четыре, восемь2 (-разряд Так как очередной участок является спаность счетчика 15) тактов, если первый, вто-, дающим, то на выходе 10 регистра 5 появлярой, третий -й выходы счетчика 15 ется единичный сигнал. Этот сигналподключены соответственно через мульти- поступает через элемент И 30 на коммутаплексор 23 к выходу 19, тор 22 и на вход суммирования единицыЕсли выход элемента ИЛИ 31 подклю сумматора 26. При атом на выходе 29 комчен через мультиплексор 23 к выходу 19, то мутатора 22 появляется обратный код призначение сигнала регулирования изменять- ращения (код угла наклона). На выходеся не будет. сумматора 26 при этом формируется.эначеПусть формируемый линейный участок ние Я сигнала Я(й) регулирования.является возрастающим. Тогда оЧередное 40значение % сигнала регулирования форми- Я; = Я;-1 - Ь,руется следующим образом; на выходе 10метка знака наклона равна нулю. При этом По очередному импульсу с выхоца 19код приращения с выхода 9 регистра 5 через мультиплексора 23 значение Я заносится вкоммутатор 22 поступает на второй вход 45 регистр 14, и на выходе сумматора 26 форсумматора 26, По импульсу с выхода 19 мируется значение Я+1: Я+1= Я - Ьмультиплексора 23 в регистр 14 записывает- Далее устройство функционирует анася текущее значение Я сигнала регулирова- логично описанному алгоритму.ния, После этого на выходе сумматора 26 . Ф о м у л а и 3 о б р е т е н и япоявится очередной режим Я+1 сигнала ре Устройство для программного регулигулирования рования, содержащее блок памяти командуправления, регистр команды, счетчик длиЬ+1= Я+ Ь,тельности, триггер пуска, генератор импульсов, мультиплексор условий, мультиплексоргде Ь - значение кода приращения (кода 55 изменения, первый и второй элементы И,угла наклона) на выходе 9 регистра 5, первый элемент ИЛИ, элемент НЕ, причемЕсли в процессе формирования линей- выход управляющих сигналов блока памятиного участка сигнала регулирования его команд управления соединен с информацизна чение достигает допускаемого онным входом регистра команды, выход кода длительности линейного участка - с информационным входом счетчика длительности, информационные выходы которого соединены сгруппой входов первого элемента ИЛИ и с соответствующими информацио н н ы ми входами мультиплексора изменения, выход первого элемента ИЛЙ соединен с первым информационным входом мультиплексора изменения и с входом 10 элемента НЕ, выход элемента НЕ - с первым входом первого элемента И, вход пуска устройства- с 3-входом триггера пуска, инверсный выход которого соединен с первым нен с входом генератора импульсов, выход генератора импульсов - с первым входом второго элемента И и с вторым входом первого элемента И, выход которого соединен с С-входами регистра команды и счетчика 20 длительностй, вьход первого элемента ИЛИ соединен с вторым входом второго элемента И, выход которого соединен с вычитающим входом счетчика длительности и вторым информационным входом мультиплексора длительности, выход модифициру 25 емого разряда адреса выхода кода адреса следующей команды регистра командй соединен с первым информационным входоммультиплексора условий, входы логических 30условий - с соответствующими входами группы информацйонных входов мульти- . плексора условий, выход кода проверяемого логического условия регистра команды -35 с адресным входом мультиплексора условий, о т л и ч э ю ще е с я тем, что; с целью улучшения динамических характеристик путем эадания произвольной величины приращения сигнала регулирования,40 дополнительно содержит второй элемент ИЛИ, третий элемент И., схему сравнния,сумматор, регистр сигнала, коммутатор адреса, коммутатор кода. коммутатор прирэщения, причем вход операций соединен с первым информационным входом коммутатора адреса, выход которого соединен с адресным входом блока памяти команд Я-входом и группой й-входов регистра команды. прямой вйход триггера пуска соеди управления, выход конца команды регистра команды соединен с управляющим входом коммутатора адреса, выходы немодифицируемой части адреса выходов кода адресаследующей команды регистра команды соединены с соответствующими входами второго информационного входа коммутатора адреса, выход кода установки блока памяти команд управления соединен с первым информационным входом коммутатора кода, выход которого соединен с,информационным входом регистра сигнала выход регистра сигнала - с первым информационным входом сумматора, выход которого является выходом устройства и соединен с вторым информационным входом коммутатора кода и первым входом схемы сравнения, выход схемы сравнения соединен с первым управляющим входом. коммутатора пиррэщения и инверсным входом третьего элемента И, выход которого соединен с вторым управляющим входом коммутатора приращения и входом суммирования единицы сумматора, выход коммутатора приращения соединен с вторым информационным входомсумматора., выходы кода угла наклона регистра команды - с соответствующими входами младших разрядов прямого и инверсного информационных входов коммутатора приращения, вход сигнала логического нуля - с входами старших разрядов прямого и инверсного информационных входов коммутатора приращения, выход метки знака наклона регистра команды - с прямым входом третьего элемента И, выход кода экстремума регистра команды - с вторым входом схемы сравнения, выход кода частоты изменения регистра команды - с адресным входом мультиплексора изменения, выход метки конца работы регистра комайдь 1 соединен с й-входом триггера пуска, выход элемента НЕ - с управляющим входом коммутатора кода, выход мультиплексора изменения - с вторым входом второго элемента ИЛИ, выход которого соединен с входом синхронизации регистра сигнала.1784941Ш,ЕШЮюиью оо Ьяоде 19нуиюоееесФю Оаждара УРФжИ 1ШШШИллуек о ммжУ юлфулим ла ЮядЕе уиимыменсоро Лу 3 енероторо ОЬг 4