Запоминающий элемент

Союз Советскик Социалистических РеспубликОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВ ЕТЕЛЬСТВУ и 187964700 с присоединением заяви осударственнай комите СССР по делам изобретений и открытий(53 81327. 6 (088. 8) Дата опубликования описания 07. 11. 81) ЗАПО запооды 1Изобретение относится к областиавтоматики и вычислительной техникии предназначено для применения вцифровых устройствах, в частности вбуферных запоминающих устройствахдля оперативного запоминания и хране.ния мгновенных значений двоичногосигнала,Известен. запоминающий элемент 1),содержащий ВЯ-триггер.Недостатками указанного запоминающего элемента являются невозможность управляемой выборки и хранениядискретной информации и, кроме того,неопределенность состояния при определенных запрещенных комбинацияхсигналов на установочных В и Б-входах, Так, для ВЯ-триггера, построенного на ячейках И-НЕ, запрещеннойкомбинацией является В =0 и Б = 0 , 20а для триггера, построенного наячейках ИЛИ-НЕ - В =1 и Я = 1.Наиболее близким из известных потехнической сущности явялется запо"минающий элемент, содержащий основной 25ВЯ-триггер, имеющий сигнальный (информационный) и управляющий входы,дополнительный ВБ-триггер, В-входкоторого подключен к 3 - выходу основного триггера, подключенного В-. 30 входом. к информационному входу минающего элемента, причем Я-вх обоих ВЯ-триггеров, подключены к управляющему входу запоминающего зле мента, выходом которого является вход дополнительного К 5-триггера Ю .,Недостатком этого устройства, выбранного за прототип, является наличие ложных срабатываний дополнительного ВБ-триггера при определенной последовательности появления сигналов на информационном и управляющем входах запоминающего элемента. Так, в режиме приема информации на управляющем входе существует нулевой запрещающий сигнал., Пусть на информационном входе запоминающего элемента существует единичный сигнал. В это время на установочных В- и Я-входах дополнительного ВЯ- триггера присутствуют нулевые сигналы. Теперь сигнал на информационном входе сменим на нулевой. Как только на Ц - выходе основного ВЯ-триггера появится единичный сигнал, в это врЕ. мя на управляющем входе сформируется также единичный сигнал. Таким образом, на установочных входах дополнительного элемента происходит переход сигналов-с запрещенного сос879647 5 10 3тояния на нормальное, при котором дополнительный триггер должен принять единицу по своему й-входу, а на выходе сформировать нулевой сигнал, так как на информационном входе запоминающего элемента этот (нулевой) сигнал уже существует.Однако, у дополнительного НЯ-триг" гера перед этим было неопределенное состояние, поэтому вместо единицы по В-входу дополнительный ВЯ-триггер может принять либо единицу либо нуль, хотя входной информационный сигнал запоминающего элемента раньше, чем была произведена смена сигнала на управляющем входе, обращен в нулевой сигнал. Поэтому, несмотря на сдвиг во времени событий смены сигналов на информационном и управляющем входах на величину задержки в схеме И-НЕ, устройство имеет тенденцию к ложному срабатыванию и хранению ложного информационного сигнала на выходе запоминающего элемента, не соответствующего входному сигналу.Цель изобретения - повышение надежности запоминающего элемента.Поставленная цель достигается тем, что в запоминающий элемент, содержащий первый триггер, выход которого соединен с первым входом второго триггера, выход которого является выходом запоминающего элемента, входы первого триггера подключены соответственно к информационной и управляющей шинам, введены элемент И-НЕ и элемент задержки, вход которого соединен с первым входом элемента И-НЕ и с первым входом первого триггера, выход которого соединен со вто" рым входом элемента И-НЕ, второй и третий входы второго триггера соединены соответственно с выходами элемента И-НЕ и элемента задержки.На фиг, 1 изображена функциональная схема предложенного запоминающего элемента; на фиг. 2 - временная диаграмма его работы.Он содержит триггеры 1 и 2, .элемент задержки 3, элемент И-НЕ 4, управляющую шину 5, информационную шину б. Устройство работает следующим образом.В исходном состоянии к шине 5 запоминающего элемента приложен нулевой (разрешающий) сигнал, который принудительно выключает триггер 1, а также элемент,4. На выходе триггера 1 сформирован единичный сигнал, который, будучи приложен к первому входу триггера 2,.открывает путь для прохождения информационного сигнала с входа на выход запоминающего элемента без изменения фазы в результате двойного инвертирования на элементах И-НЕ триггера 2. Если при этом на шине б запоминающего элемента присутствует единичный сигнал, то на выходе триггера 1 возникает нулевой сигнал, который поступает на первый вход триггера 2, возбуждает на выходе триггера 2 и выходе запоминающего элемента единичный сигнал. Аналогично при наличии на шине б нулевого сигнала на выходе запоминающего элемента также возникает нулевой сигнал.В режиМе запоминания элемент работает следующим образом. При наличии нулевого сигнала нашине 6 при подаче единичного (запрещающего) сигнала на. шину 5, на 15выходе второго элемента И-НЕ триггера формируется нулевой сигнал, который блокирует информационный сигнал на шине б.Триггер 2 в это время не меняетсвоего состояния, так как его вто рой вход блокирован нулевым потенциалом с выхода запоминающего элемента.Такое состояние запоминающего элемента ( режим хранения информации)может оставаться сколь угодно долго, Я независимо от того, изменится сигнална шине б запоминающего элементаили нет. Если сигнал на шине 5снова обратить в нуль, т.е. прекратить режим хранения информации, тозапоминающий элемент на своем выходелибо сохранит прежний нулевой сигнал,при наличии на шине 6 нулевого.сигнала, либо сформирует на выходе запоминающего элемента единичный сигнал, при единичном сигнале на шинеб запоминающего элемента. При этомзапоминание и хранение нулевогозначения на шине б осуществляется наТриггере 1, а единичного значениясигнала - на триггере 2. Таким обра зом, в запоминающем элементе обеспечивается запоминание и хранение знасения сигнала на шине 6 запоминающегоэлемента, который существовал к моменту установки на шине 5 единичного 45 (запрещающего) сигнала, причем информация хранится на все время присутствия этого единичного сигналана шине 5.Неблагоприятные условия для запощ минания значения сигнала на шине бнаступают тогда, когда одновременнона установочных входах триггера 2сигналы сменяются с нулевых на единичные значения. ПОскольку для ВЯтРиггера, построенного на элементахИ-НЕ, установочная комбинация Н = Ои Я = О запрещена, то после существования такой комбинации сигналов,т.е. когда й = 1 и Я = 1, состояниетриггера 2 будет неопределенным; он 60 может оказаться или в нуле или вединице. Поэтому для исключения неопределенности состояния триггера 2при смене сигналов на К- и Я-входах триггера 2 с нулевых на единич ные в запоминающий элемент дополнительно введены элемент И-НЕ и элемент задержки.За пояснением устранения ложных срабатываний обратимся к временной диаграмме работы запоминающего элЕ- ментана: фиг. 2. 5Прй смене значения сигнала а на шине б с 1 на О через время задержки 1 на выходе триггера 1 появится единичный сигнал б. Пусть в это же время на шине 5 подан сигнал 16 в . Через время 1, равное времени задержки в,элементе 4, на его выходе произойдет смена сигнала г с1 на Оф, который блокиРует: работу первого элемента И"НЕ триггера 2 нулевым потенциалом на входе триггера 2, а единичный сигнал д на втором входе триггера 2 установится только после того, как сигнал впройдет через линию задержки 3 с некоторым запаздыванием на время 20 СОЪ С. Следовательно, единичный сйгнал б на входе триггера 2 уста"Фнавливается раньше, чем произойдет смена сигнала д на выходе элемента 3 с нуля на единицу и триггер 2 с 25 единичного состояния перейдет в нулевое в соответствии с нулевым сигналом а на шине б, который уже су" ществует на протяжении времени.30Поэтому сигнал б проинвертнровавшись на втором элементе триггера 2 и обратившись в нулевой сигнал ж, поступает на выход запоминающего элемента. К этому времени в триггере 1 происходит запоминание инвертированного значения сигнала а на шине б, так как вход второго элемента И-НЕ триггера 1 сблокирован выходным нулевым потенциалом с выхода первого элемента триггера 1 и даль нейшее продвижение информации по входу ( по шине 6 ) прекращено.В результате анализа состояния информации на шине 5 и входе триггера 2 совершается целенаправленная 45 установка триггера 2 в состояние, которое соответствует на момент сиг" нала а в промежутке времени . Существенно при этом, что общее время, необходимое для произведения. операции запоминающая,в любом случае не превысит удвоенной задержки одного элемента И-НЕ.Следовательно, введенные в запоминающий элемент И-НЕ и элемент задерзки, который, например, можетбыть выполнен на двух инверторах,не только устраняют ложное срабатывание триггера 2, но и позволяют домийимума сократить время, иеобходимое для осуществления операции запоминания.В случае равенства времени задержки распространения сигналови й время выборки для завомйнания можцо уменьшить до величины, не превышакщей длительности переходного процесса на входах второготриггера.Таким образом, предложенный элемент обладает повышенной точностьювыборки и хранения двоичной информации с обеспечением высокого быстродействия работы запоминающего элемента. Это позволяет ускорить процессыобработки информации в вычислительных комплексах при высокой точностивыборки и хранения случайных перно"дических, стационарных или одиночныхинформационных сигналов, представ"ленных в двоичной форме,Формула изобретенияЗапоминающий элемент, содержащийпервый триггер, выход которого соединен с первым входом второго триг.гера, выход которого является выходом запоминающего элемента, входыпервого триггера подключены соот"ветственно к информационной и управ"ляющейшинам, о т л и ч а ю щ и йс я тем, что, с целью повышениянадежности запоминающего элемента,в него введены элемент И-НЕ и элемент задержки, вход которого соединен с первым входом элемента И-НЕи с первым входом первого триггера,выход которого соединен со вторымвходом элемента И-НЕ, второй и третий входы второго триггера, соединенысоответственно с выходами элементаИ-НЕ и элемента задержки.еИсточники инФормации,принятые во внимание при экспертизе1. Гутииков В.С. Интегральнаяэлектроника в измерительных приборах,Л., Энергия 1974, с. 42-432. Авторское свидетельство СССРМ 479225 кл. 6 11 С 9/00, 1975,879647 Воронина Корректор М. Ша Составитель АТехред Т.Мато Коляда Реда 4 Т ВНИИПИ Гав 9729/2 35, Моск ая, 4 ул. Про Ужгор филиал ППП Пате арственного изобретений Ж, Раушс Подписи митета СССР открытиЯ я наб., д. 4/5