Ассоциативный запоминающий элемент

(23) Прио денем нзобретенн н атерытнЯ) АССОЦИАТИВНЫЙ нуле ическим решеию является щий элемент, мя входными считывания инНЕ, две .дные схемы схемуе выхопять вь дных зобретение относится к запоминающим устройствам.Известен ассоциативный запоминающий элемент, содержащий триггер, адресную шину, элементы управления записью, разрядные шины нуля и единицы,элементы управления считыванием, логический вход и выход ячейки, шинунулевого потенциала, инвертор, восстанавливающий вентиль, логический элемент ИЛИ-НЕ и параллельно соединенныпередающие вентилк 1,Недостатком известного ассоциативного запоминающего элемента являетсяего сложность.Наиболее близким техннкем к данному изобретенассоциа тивный запоминаюсодержащий триггер с двусхемами И, две схемы Иформации, схему ИЛИ,выходные схемы, И, двИЛИ, пять входных и хо ПИНАЮЩИЙ ЭЛЕМЕНТ Недостатком этого ассоциативного запоминающего элемента являются невые сокое быстродействие к надежность вследствие его сложности.Целью изобретения является повышение быстродействия и надежности ассоциативного запоминающего элемента.Поставленная цепь достигается тем, что в ассоциативном запоминающем элементе, содержащем триггер, элементы ИЛИ и элементы И, причем единичный ивой входы триггера соединены соответственно с выходамн первого и второго элементов И, первые входы третьего и четвертого элементов И подключены соответственно к единичному и нулевому выходам триггера, второй вход третьего элемента И соединен с выходом первого элемента ИЛИ, первый вход первого элемента И соединен с первым входом второго элемента И, выходы третьего и четвертого элементов И подключены соответственно к первому и второму входам второго элемента ИЛИ, выходЭ 92841 которого соединен с первыми входами пятого элемента И и третьего элемента ИЛИ, первый вход первого элемента ИЛИ подключен.к второму входу первого элемента И, вторые входы второго и четвертого элементов И объединены.На фиг. 1 изображена структурная схема ассоциативного процессора, в котором применяется предложенный ассоциативный запоминающий элемент; на , фиг, 2 - функциональная схема предложенного ассоциативного запоминающего элемента.На фиг. 1 обозначены местное уст ройство управления 1, входное устройство 2, выходное устройство 3 и накопитель 4 матричного типа, который состоит из одинаковых и одинаково между собой соединенных ассоциативных запоминающих элементов 5.Ассоциативный запоминающий элемент (см. фиг, 2) содержит триггер 6, первый 7; второй 8, третий 9, четвертый 10 и пятый 11 элементы И, первый 12, второй 13 и третий 14 элементы ИЛИ.На фиг. 2 обозначены первые въиоды 15 и вход 16, второй 17, третий 18, четвертый 19, пятый 20, шестой 21 и седьмой 22 входы, второй 23, третийЗО 24, четвертый 25, пятый. 26, шестой 27 и седьмой 28 выходы ассоциативного запоминающего элемента. В каждом столбце накопителя 4 (см.фиг. 1) седьмой 24, второй 23, шестой3527 и пятый 26 (см. фиг, 2) выходыпредыдущего ассоциативного запоминающего элемента 5 (см, фиг. 1) соединяются соответственно с четвертым 1940(см. фиг. 2), первым 16, седьмым 22и вторым 17 входами следующего ассоциативного запоминающего элемента 5 (см.фиг. 1). В каждой строке накопителя 4(см. фиг. 1) первый 15 (см. фиг. 2)четвертый 25 и третий 24 выходы пре 45дыдущего ассоциативного запоминающегоэлемента 5 (см. фиг. 1) соединяютсясоответственно с третьим 18 (см. фиг. 2),шестым 21 ипятым 20 входами последующего ассоциативного запоминающегоэлемента 5 (см. фиг, 1).Предложенный ассоциативный запоминающий элемент может быть реали-.зован, например на интегральных. микро.лемах серии К 104 (элементы И, ИЛИ)и К 155 (триггеры).Ассоциативный запоминающий элементработает следующим образом, Рассмотрим работу ассоциативного за, поминающего, элемента на примере реализованного на его основе накопителя 4 (см. фиг, 1) матричного типа, входящего в ассоциативный процессор, который работает в четырех режимах, записи, чте,ния, ассоциативного поиска и поиска максимума.Запись. Слово, которое подлежит записи, подается с входного устройства 2 ( см. фиг. 1) на выходы первой сверху строки матрицы накопителя 4 (см. фиг. Цтаким образом, что прямой ход каждого разряда подается на входы 16 (см.фиг. 2), а обратный код этого же разряда - на входы 17 элементов 5 (см.фиг. 1) соответствующего столбца накопителя 4.На входе 20 (см. фиг, 2) элементов 5 (см. фиг, 1) первого (слева) столбца в тех же строках накопителя 4 (см.фиг. 1), в которые необходимо произвести запись подается сигнал "1". Маскирование записи производится путем одновременной подачи сигнала "0 на входы 16 и 17 (см. фиг.2) элементов 5 (см, фиг, 1). соответствующего столбца накопителя 4 (см. фиг. 1).Чтение, Зля считывания содержимого некоторой строки накопителя 4 (см.фиг. 1) на вход 21 (см. фиг, 2) соответствующего. элемента 5 (см. фиг. 1) первого ( слева) столбца накопителя 4 подается сигнал ф 1", Содержимое выбранной строки поступает на входы 24 (см. фиг, 2) элементов 5 (см. фиг 1) последней (нижней) строки накопителя 4.Ассоциативный поиск. Разряды признака опроса подаются с входного устройства 2 (см. фиг. 1) на входы верхней строки матрицы. накопителя 4 таким образом, что прямой код признака опроса каждого разряда подается на вход 16 (см. фиг. 2), а обратный код этого же разряда - на вход 17 элементов 5 (см. фиг. 1) соответствующего столбца матрицы. На все входы 18 (см. фиг, 2) элементов 5 (см. фиг. 1) первого стобца накопителя 4 подается сигнал "1"Маскирование опроса производится путем подачи сигнала "1" на входы 22 (см. фиг. 2) элементов 5 (см. фиг. 1) соответствующих столбцов накопителя 4,При этом сигнал "1 ф появляется на выходах 15 (см. фиг. 2) элементов 5 (см. фиг. 1) последнего столбца в тех и тсщько тех, строках накопителя 4 (см. фиг. 1), в которых содержимое всех незамаскированных разрядов совпадает с кодами соответствующих разрядов признака опроса.Поиск максимума. Поиск максимума производится с помощью параллельного по словам и последовательного по раз рядам (начиная со старших разрядов) содержимого накопителя 4 (см. фиг. 1).для реализации данного алгоритма достаточно подать сигнал ф 1" на входы 16 (см,;фиг, 2) элементов 5 (см. фиг.1)1 Э первой строкиинавходы 18 (см. фиг. 2) всех элементов 5 (см. фиг. 1) первого столбца, а в тех столбцах, которые должныбыть замаскированы, на входы 22 (см. фиг. 2) соответствующих элементов 5 (см. фиг, 1) подается сигнал "1".По окончании переходных процессов сигнал 1" появляется на выходах 15 см. фиг. 2) элементов 5 (см. фиг. 1) последнего столбца и в .тех и только . тех строках накопителя 4, в которых информация в незамаскированных разрядах,: рассматриваемая как двоичные числа в позиционной системе счисления, имеет максимальное значение,2Технико-экономическое преимущество . ассоциативного запоминающего элемента заключается в снижении количества входящих в него логихеских элементов и связей, пд сравнению с известным уст ройством, за счет чего повышается надежность и быстродействие предложенного элемента,формула иэобре тенияАссоциативный запоминающий элемент,содержащий триггер, элементы ИЛИ иэлементы И, причем единичный и нулевойвходы триггера соединены соответственнос выходами первого и второго элементовИ, первые входы третьего и четвертогоэлементов И подключены соответственнок единичному нулевому вьюодам триггера,второй вход третьего элемента И соединен с выходом первого элемента ИЛИ,ф первый вход первого элемента И соединен с первым входом второго элемента. И, о т л и ч а ю щ и й с я тем, что, сцелью повышения быстродействия и надежности ассоциативного запоминающего .элемента, в нем выходы третьего а четвертого элементов И подключены соответственно к первому и второйу входам второго элемента ИЛИ, выход которого соединен с первыми входами пятого элемента И и третьего элемента ИЛИ, первыйвход первого элемента ИЛИ подключенк второму входу первого элемента И, вторые входы второго и четвертого элементов И обьединены.Источники информации,принятые во внимание при экспертизе1. Авторское,свидетельство СССРЖ 513393, кл. Я 11 С 18/00, 1978,2; Авторское свидетельство СССРЖ 478297, кл, Я 06 1 1/00, 1978Зака 64 Тираж 624ВН ИИПИ Государственногопо делам изобретений113035, Москва, Ж,Подписноекомитета СССоткрытийРаушская наб.,илиал ППП "Патент", г, Ужгород, ул. Проектна Составитель Т. ЗайцеваРедактор О, Персиянцева Техред С.Мигунова Корректор Г,Огарз 3248/